元芳，你对此电路有何看法？（7-终结）

zjd01

元芳，你对此电路有何看法？（7-终结） [复制链接]

元芳：大人，听说玉渊潭的樱花开的正好，不知大人要不要带我等同去观玩一番？狄：元芳，还是先把前日问题说完。樱花明年还会带开，先练就一身本领，明年樱花更艳……元芳：大人……狄：照数据手册推荐，高于500Hz使用III型反馈网络，即反馈电阻高端并电容Cff。此电容会引入一个较小的零点，后面跟随一个稍高的极点，引入总相位抵销，但幅度会有提升，因此能使交叉频率后移。交叉频率后移可以使系统具有更快的响应速度，更好应对系统突发电流变化。元芳：那具体能后移多少呢？狄：幅度提升大小主要取决于Z2到P2的距离（该距离主要受R1、R2比值限制，即受输出电压和参考电压比值的限制，此比值很小时，幅度提升效果较差）。因为交叉频率推荐使用fc/10，即100KHz，如果不使用Cff则往往难达到预期。元芳：那，大人，这些零极点到底该如何放置呢？狄：零极点总的补偿原则是：Z1、P1由负载和滤波电容决定；Z3取P1或稍靠前；P4取交叉频率2倍以上；Z2取低于启动时间倒数对应频率，P2由Z2和输出电压决定；P3在原点处，放置时不考虑。元芳：原来如此！一旦知道各零极点担负职责，就能确定出其位置，然后就可以找一个突破口，计算出所有器件的参数！狄：正是！整体思路是： （1）确定开关频率1MHz。（2）确定交叉频率100KHz ~ 200KHz，暂时取100KHz，后面视情况进行微调。（3）负载为1欧，3.3V共两个10uF瓷片电容，其他小电容忽略。由此确定Z1在3.2MHz（此频点由电容类型决定，高于开关频率，由板级小电容负责此频段滤波，故不予考虑），P1在8KHz。（4）按交叉频率处增益为0dB，求出RC。具体公式参考数据手册，求得RC=9.66K，取10K。（5）由P1确定Z3，然后再由RC算出CC。求得CC为2nF，取2.2nF。（6）根据系统要求，上电软启动时间取940us，倒数对应的频率为1.06K。（7）Z2对应的频率应低于1.06K，R1取推荐值40.2K，则计算出Cff大于3.7nF，取4.7nF。（8）P4所在频率应高于200K，由RC为10K，可得，CROLL应小于80pF。该极点是用于滤除COMPx网络线上的高频干扰。因为我们的PCB走线很短，而且为多层板，耦合干扰会很小，而P4越靠近交叉频率就会导致幅度和相位裕量减少，所以这里仅取22pF。（9）最终为与其他器件统一，减少BOM种类，RC更换为12.7K，这会导致交叉频率向高频方向有偏移，但仍满足要求。元芳：大人，经大人一翻演示，元芳豁然开朗！原来电路果真是设计出来的，而非照抄！狄：嗯，名士谋于未然，止患于前，遇问题时方见优劣。元芳，你且按此参数调整电路，然后再去做一次仿真！元芳：好！（直奔西厢，顷刻即出）元芳：大人，按您所算，调整参数后，仿真得到交叉频率112KHz，相位裕量37.1度，增益裕量12dB。满足稳定性要求。
狄：元芳，你按照如上参数重新更换板上器件，测一下实际输出看是否正常。元芳：好！我马上去！（盏茶工夫，元芳捧着一份测试结果来找狄大人）元芳：大人，1.2V电源上的振荡果然不在了，不过，有一个80us间隔的波动，峰值达到35mV，您看这是怎么回事？ 狄：嗯，这个波动是由于系统周期性处理事务导致的。因为系统中的DSP和CPLD都是以80us行周期进行运算操作，所以会有周期性的电量需求变化，这会导致电压波动，按芯片要求，低于5%即60mV便可满足系统需求，这里35mV跌落属正常现象。如果可以在后端再加一些1uF小电容进行退耦。元芳：原来如此。狄：我们再看之前240mV峰峰的振荡信号已经看不到踪迹，整体纹波已经达到mV级别，单从波形看效果十分良好！元芳：可这样是否就说明电源足够稳定了呢？狄：这点比较遗憾，我们暂时只能通过仿真来推断系统具有良好的稳定性！但如果真的要确定其稳定性的话需要切断反馈环路，利用网络分析仪来测量其真实幅频、相频特性。因为我们无此设备，故只能利用仿真推断。如果今后得此设备，你可参照我们的仿真电路来核对我等推断。但往往仿真与计算一致时，实际情况也会与其一致。

元芳：元芳明白了。这个案子如此也算结了，待元芳回去再温习一下，理清来龙去脉，等真正吸收其精髓，它日再遇此难题也定不会手足无措。

qwqwqw2088

各位看客，下面把精华摘出，，

（1）确定开关频率1MHz。（2）确定交叉频率100KHz ~ 200KHz，暂时取100KHz，后面视情况进行微调。（3）负载为1欧，3.3V共两个10uF瓷片电容，其他小电容忽略。由此确定Z1在3.2MHz（此频点由电容类型决定，高于开关频率，由板级小电容负责此频段滤波，故不予考虑），P1在8KHz。（4）按交叉频率处增益为0dB，求出RC。具体公式参考数据手册，求得RC=9.66K，取10K。（5）由P1确定Z3，然后再由RC算出CC。求得CC为2nF，取2.2nF。（6）根据系统要求，上电软启动时间取940us，倒数对应的频率为1.06K。（7）Z2对应的频率应低于1.06K，R1取推荐值40.2K，则计算出Cff大于3.7nF，取4.7nF。（8）P4所在频率应高于200K，由RC为10K，可得，CROLL应小于80pF。该极点是用于滤除COMPx网络线上的高频干扰。因为我们的PCB走线很短，而且为多层板，耦合干扰会很小，而P4越靠近交叉频率就会导致幅度和相位裕量减少，所以这里仅取22pF。（9）最终为与其他器件统一，减少BOM种类，RC更换为12.7K，这会导致交叉频率向高频方向有偏移，但仍满足要求。

qwqwqw2088

狄大人最近也不露面了，，，

maylove

狄大人最近比较忙