5467|10

11

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

关于DVI_D接口 [复制链接]

关于DVI_D接口 我现在有8路DVI信号(DVI_CK+,DVI_CK+,DVI_D0+,DVI_D0-,DVI_D1+,DVI_D1-,DVI_D2+,DVI_D2-) 但是DVI接口却有24路信号,这8路信号能否在显示器上产生图形,若需要产生信号,还需要哪几路?(比如电源或地?)谢谢各位好心人了~~
此帖出自FPGA/CPLD论坛

最新回复

DDC_CLOCK 和 DDC_DATA 是I2C通信线,让主机获取显示器的信息,VSYNC 是模拟信号的帧同步,这都跟DVI显示没有直接关系,我的理解是不用时可以不接。    详情 回复 发表于 2012-7-13 12:13
点赞 关注
 

回复
举报

3138

帖子

0

TA的资源

裸片初长成(初级)

沙发
 
DVI-D的插座是24脚,但实际用的信号没那么多。除了6个空脚外,还有几条如插入检测、模拟同步、5V电源等的用不到时可不必接,3个屏蔽线就近接地就行。所以说,你的1对时钟+3对数据共8路信号可能够了。
此帖出自FPGA/CPLD论坛

点评

我再补充问你一下,一定不需要电源线吗?  详情 回复 发表于 2012-7-11 16:42
非常感谢你的回答 您的意思就是:我的信号线(DVI_CK+,DVI_CK+,DVI_D0+,DVI_D0-,DVI_D1+,DVI_D1-,DVI_D2+,DVI_D2-)分别接到插座的(TMDS时钟+ ,TMDS时钟-,TMDS数据0+ ,TMDS数据0- ,TMDS数据1+ ,TMDS数据1- ,  详情 回复 发表于 2012-7-11 16:31
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

板凳
 

回复 沙发 仙猫 的帖子

非常感谢你的回答  您的意思就是:我的信号线(DVI_CK+,DVI_CK+,DVI_D0+,DVI_D0-,DVI_D1+,DVI_D1-,DVI_D2+,DVI_D2-)分别接到插座的(TMDS时钟+ ,TMDS时钟-,TMDS数据0+ ,TMDS数据0- ,TMDS数据1+ ,TMDS数据1- ,TMDS数据2+ ,TMDS数据2-),而(TMDS数据2/4屏蔽,TMDS数据1/3屏蔽,TMDS数据0/5屏蔽,TMDS时钟屏蔽都接地),剩下的(DDC时钟,DDC数据,模拟垂直同步,+5v电源 热插拔检测以及没用到的数据信号线全部不接,也就是让它们悬空,是不?  在这这次非常感谢你的解释。
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

4
 

回复 沙发 仙猫 的帖子

我再补充问你一下,一定不需要电源线吗?
此帖出自FPGA/CPLD论坛

点评

 仅就图像传输而言,3对数据线+1对时钟线是够了的,但剩余的线是否可以不接,应取决于对方的指标及整体构成。  比如若对方电路的电源全靠你提供5V的话,没了它就不干活了。还有就是HPDET脚,悬空的话会不会使接口  详情 回复 发表于 2012-7-11 17:40
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

5
 

回复 4楼 frankay 的帖子

 仅就图像传输而言,3对数据线+1对时钟线是够了的,但剩余的线是否可以不接,应取决于对方的指标及整体构成。
 比如若对方电路的电源全靠你提供5V的话,没了它就不干活了。还有就是HPDET脚,悬空的话会不会使接口芯片误认为没连接上,就不输出图像了?这时或许需上拉骗它一下才行,等等。
此帖出自FPGA/CPLD论坛

点评

非常感谢你的解答,我想问问,哪有关于这方面的资料或论坛什么的?主要我想知道这样的具体接线图?再次感谢你的耐心解答  详情 回复 发表于 2012-7-12 09:56
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

6
 

路过,但对DVI_D不熟,看看!

 

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

7
 

回复 5楼 仙猫 的帖子

非常感谢你的解答,我想问问,哪有关于这方面的资料或论坛什么的?主要我想知道这样的具体接线图?再次感谢你的耐心解答
此帖出自FPGA/CPLD论坛
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

8
 

贴上俺画的DVI相关部分的电路图,不知有可借鉴之处否。因是商业图纸不便多贴,请鉴谅。

控制器选用的是CH7301C,读它数据手册或许会有帮助。

 

Video_Proc.gif (47.81 KB, 下载次数: 3)

Video_Proc.gif

Wiring.gif (32.58 KB, 下载次数: 2)

Wiring.gif

CH7301C.pdf

404.71 KB, 下载次数: 7

此帖出自FPGA/CPLD论坛

点评

你好,我看了你给我的电路图,学到了很多东西,受益匪浅,非常感谢。但是我在这有几个小问题,想再次请教你一下。 最重要的一个问题是,我没有DDC_CLCK和DDC_DATA信号,我不知道我该如何对这两个引脚处理,电路图中没  详情 回复 发表于 2012-7-13 10:55
谢谢你对我的帮助,麻烦你了,真的万分感谢  详情 回复 发表于 2012-7-12 11:24
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

9
 

回复 8楼 仙猫 的帖子

谢谢你对我的帮助,麻烦你了,真的万分感谢
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

10
 

回复 8楼 仙猫 的帖子

你好,我看了你给我的电路图,学到了很多东西,受益匪浅,非常感谢。但是我在这有几个小问题,想再次请教你一下。 最重要的一个问题是,我没有DDC_CLCK和DDC_DATA信号,我不知道我该如何对这两个引脚处理,电路图中没有显示这块,估计是直接连到cpu的?若没有这两个信号,会影响到图像输出吗?  2 VSYNC这个引脚好像管脚定义是NC,也就是说我能不能不接,或者接地什么的?
此帖出自FPGA/CPLD论坛
 
 
 

回复

3138

帖子

0

TA的资源

裸片初长成(初级)

11
 

DDC_CLOCK 和 DDC_DATA 是I2C通信线,让主机获取显示器的信息,VSYNC 是模拟信号的帧同步,这都跟DVI显示没有直接关系,我的理解是不用时可以不接。

 

Video_Proc2.gif (23.39 KB, 下载次数: 2)

Video_Proc2.gif
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表