社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 8883|回 4
dream_byxiaoyu

60

帖子

0

TA的资源

一粒金砂（高级）
楼主
发表于2011-12-15 20:33 只看该作者
 

quartus 2中未分配的引脚设置问题 [复制链接]

昨天刚收到EE-FPGA的学习板就迫不及待的开始调试了，EE-FPGA例程中貌似木有提到未分配的引脚设置问题，如果不把它们设为高阻会有什么影响呢？
学习, 影响
此帖出自FPGA/CPLD论坛

最新回复

zhaironghui
本帖最后由 zhaironghui 于 2015-8-6 20:16 编辑 CPLD 芯片烫得不行，才发现是未用的引脚被默认输出接地了，没有手动设为输入三态（Input Tri-stated），设置之后就不烫了 步骤：Assignments--->Device--->Device and Pins--->unused pins--->Input Tri-stated  详情 回复 发表于 2015-8-6 20:14
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
chenzhufly

5970

帖子

8

TA的资源

版主
沙发
发表于2011-12-16 10:16 只看该作者
 
问题问得很好  

个人感觉：
第一：可能会引入干扰
第二;  增加功耗

当然平时一般都是照葫芦画瓢，还真没仔细考虑过，哈哈
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖，快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人，踏实而务实，不沉溺幻想，不庸人自扰
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
dream_byxiaoyu

60

帖子

0

TA的资源

一粒金砂（高级）
板凳
 楼主| 发表于2011-12-18 12:16 只看该作者
 

回复 沙发 chenzhufly 的帖子

恩，学习了 昨天用别人的板子试了一下，如果没设置三态的话片子会轻微的发热，应该是增加功耗了
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
jjkwz

2734

帖子

0

TA的资源

裸片初长成（初级）
4楼
发表于2011-12-18 15:50 只看该作者
 
可能会引起干扰，会使你的测试仿真，以及硬件调试过程中产生一些不必要的麻烦，养成好的习惯，把不用的管脚设置成为三态就好了
此帖出自FPGA/CPLD论坛
个人签名我爱电子！
 
 
 
回复
举报
zhaironghui

94

帖子

0

TA的资源

一粒金砂（中级）
5楼
发表于2015-8-6 20:14 只看该作者
 
本帖最后由 zhaironghui 于 2015-8-6 20:16 编辑

CPLD 芯片烫得不行，才发现是未用的引脚被默认输出接地了，没有手动设为输入三态（Input Tri-stated），设置之后就不烫了
步骤：Assignments--->Device--->Device and Pins--->unused pins--->Input Tri-stated
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

猜你喜欢
活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/10 下一条
艾睿电子& Silicon Labs 有奖直播 | 全新蓝牙信道探测：从技术创新到实际应用
直播时间：3月12日（周三）上午10:00
直播奖励：多功能榨汁机、蓝牙音箱、手机支架

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表