新手困惑，求助

求知鸟

新手困惑，求助 [复制链接]

 

   请问verilog语言中有很多不能综合的语言用于仿真和调试，但是我在quartusii上怎么用啊？

 

我只知道可综合的语句，能够看在波形仿真中看结果。不可综合语句呢？

 

谢谢指点啦！

jjkwz

不可综合语句既然不能对应生成电路，貌似是用来仿真的（可以这么说吧？），那么我们在程序中写它不就是没什么实际意义了么？反正不生成电路，写了反倒显得的程序复杂了，搞不清那些可综合那些不可以（我知道这么想不对，但是就是不明白）

求知鸟

呵呵，testbench中大多都不能综合。但是检验能综合的程序很好用。

我就是不明白那些去看我的检验结果啊。

求知鸟

哪里去看

常见泽1

（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，negedge，posedge，operators，output，parameter。
    （2）所有综合工具都不支持的结构：time，defparam，$finish，fork，join，initial，delays，UDP，wait。
    （3）有些工具支持有些工具不支持的结构：casex，casez，wand，triand，wor，trior，real，disable，forever，arrays，memories，repeat，task，while。

求知鸟

谢谢了，我自己再看看吧。

我实际就是不知道写出的不能综合的代码怎么用，也就是到哪里去仿真。