登录注册
论坛
纯净的硅(初级)
198
0
我调用xilinx的pci core,我用的是spatan 3a
xilinx的pci core怎么例化?我用的是13.1,已经生成了ip,想把它例化到原理图中,发现不行。想看一下view HDL Functional Model 也不让我看
查看了一下license,如下图所示
不能生成原理图.JPG (147.27 KB, 下载次数: 0) 下载附件 保存到相册 2011-8-17 10:49 上传
不能生成原理图.JPG (147.27 KB, 下载次数: 0)
下载附件 保存到相册
2011-8-17 10:49 上传
license状态.JPG (205.99 KB, 下载次数: 0) 下载附件 保存到相册 2011-8-17 10:49 上传
license状态.JPG (205.99 KB, 下载次数: 0)
扫一扫,分享给好友
五彩晶圆(高级)
6892
生成PCI CORE的时候,应该生成一个带壳的.VHDL文件,里面应该有元件声明和调用。
例如QUARTUS9.0下调用RAM。生成下面的文件
1.GIF (59.88 KB, 下载次数: 0) 下载附件 保存到相册 2011-8-19 13:25 上传
1.GIF (59.88 KB, 下载次数: 0)
2011-8-19 13:25 上传
楼主用ISE也应该是一样的啊!
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »