解答FPGA工程师面试第5 6 题（每日一题）

shilaike

解答FPGA工程师面试第5 6 题（每日一题） [复制链接]

最近忙了点，一直没有时间上后面的题，今天终于空下来了。学校不放行了，我也没有办法了。哈哈，不过坛子还是要顶起的嘛。

对吧。

好了废话少说了。现在我上出FPGA工程师面试题的第五题、第六题、第七题。。。

希望大家共同学习。。。。。

5、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的（冗余）消去项，但是不能避免功能冒险，二是在芯片外部加电容。三是增加选通电路
在组合逻辑中，由于多少输入信号变化先后不同、信号传输的路径不同，或是各种器件延迟时间不同（这种现象称为竞争）都有可能造成输出波形产生不应有的尖脉冲（俗称毛刺），这种现象成为冒险。
6、如何解决亚稳态。（飞利浦－大唐笔试）？
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
解决方法：
1降低系统时钟频率
2用反应更快的FF
3引入同步机制，防止亚稳态传播
4改善时钟质量，用边沿变化快速的时钟信号
关键是器件使用比较好的工艺和时钟周期的裕量要大。亚稳态寄存用d只是一个办法，有时候通过not，buf等都能达到信号过滤的效果

shilaike

自已先顶一下，不要让掉下去了。。。。。顶。。。。。

awsa3611233

给楼主顶一下哈！

gavin_8724

顶一下，楼主很好啊！我要一直关注

eeleader

LZ这个学生不错!学的很扎实,继续顶!

shilaike

呵呵呵。。喂大家服务。。。

eeleader

给力版主，每日一顶

一个人不旅行

很好 看看怎么样 看看看看

sdjntl

积累中，
谢谢。

jinheng23

最后大家一起做个汇总！

eeleader

希望楼主继续，以后面试也能用的

陈远明

顶顶顶

hzp08041234

怎么没有下文了啊  不是每日一题啊  日积月累 我觉得以后面试的是多少有信心一些

gz475514589

顶你，学的很不错，大学的教材有时候要好好看看，做事情不能眼高手低

wangyifang280

顶楼主， 也给自己加点 芯币嘛

rabbit-cricket

一直期待着有下文呢，怎么这么久没有呢？题目也不是从第一开始的，可以说是空前绝后吧

mengshouwen

谢谢了！

janes1234

也来学习学习

kongtiao8

给楼主顶一下哈！

kongtiao8

积累中，
谢谢。