解答FPGA工程师面试第三题、第四题（每日一题）...............................

shilaike

解答FPGA工程师面试第三题、第四题（每日一题）............................... [复制链接]

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，拉电流也可能过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻）

 

 

4.什么是Setup Time 和Hold Time?

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。

setup time就是建立时间 ，建立时间是指触发器的时钟信号上升沿到来之前，数据稳定不变的时间。输入信号应提前时钟上升沿（如果上升沿有效的话）T时间到达芯片，这个T就是所谓的建立时间 。如果不能满足建立时间 ，则数据就可能不能在这个时钟写入到触发器，只有在下一个时钟沿才有可能。

Hold time就是保持时间，保持时间是指触发喊叫的时钟信号上升沿到来之后，数据稳定不变的时间，如果不能满足Hold time，数据同样可能不能被打入触发器当中。

 

如果建立时间与保持时间都不满足的话，就会出现stability现象，如果数据信号在上升沿跳变前后都分别超过了建立时间和保持时间，那么我们会把超过的量称为建立时间裕量和保持时间裕量。

[ 本帖最后由 shilaike 于 2011-5-15 08:58 编辑 ]

梦之旅

沙发，非常给力

仙猫

　从鸡蛋里挑两根骨头……

 

　“不用oc门可能使灌电流过大”—— 不用OC(或OD)而用推挽驱动的话就可能冲突了，不但灌电流，拉电流也可能过大。

 

　“如果不能满足建立时间，则数据就不能在这个时钟写入到触发器”—— 严格说是数据在这个时钟有可能无法写入，但也有可能被写入。

 

　同样地，当不满足Hold time时，数据也是不能可靠地写入，而不是肯定不能写入。

shilaike

谢谢哥子的骨头。。。。

jaych

学习了~
这个感觉像是数字电路的东西，FPGA都面试这些？

jaych

学习了~
这个感觉像是数字电路的东西，FPGA都面试这些？

shilaike

呵呵。。这都是开始的几个题目哈。。。。

eeleader

这些都是数字电路基础题目, 来点更给力的!

gavin_8724

从点点滴滴做起！我顶

eeleader

我也顶,继续给力!