4163|3

10

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

跨时钟域 [复制链接]

300KHz时钟域产生的信号怎么 同步到10MHz的时钟域中,

因为300KHz的一个周期就大概包括10MHz的33个周期,但我想在300KHz中产生的比如valid信号在10MHz的这33个周期也只同步出一个valid—syn信号来,

求大神指导!

此帖出自FPGA/CPLD论坛

最新回复

如果是10MHz到300KHz的话该怎么做呢??  详情 回复 发表于 2011-5-5 08:18
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

如果从300HZ产生的一个周期的VALID信号同步到10MHZ周期内,这是很好搞的。 可以用10MHZ时钟检测300HZ的VALID信号的边沿,产生一个10MHZ的同步信号。

 

不知道LZ 明白没有?

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

80

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
如果是10MHz到300KHz的话该怎么做呢??
此帖出自FPGA/CPLD论坛
 
 
 

回复

10

帖子

0

TA的资源

一粒金砂(中级)

4
 

回复 沙发 eeleader 的帖子

谢谢您的解答!
“检测300KHz中valid的边延”思想能明白,但如果valid的边沿和10MHz上升沿是错开的呢 那不是就没法同步到10MHz了  具体的verilog语言怎么描述呢
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表