倍频

ottomia

倍频 [复制链接]

急急急，，求FPGA的任意整数倍频的电路设计代码，能是VHDL的最好！ （不是DCM或是DLL的）

eeleader

怎么能直接要源代码拉? 大家最多帮你提供思路, 代码还是靠你自己去写的饿.

ottomia

版主，，网上都查过了。。很多期刊都有写的，但是代码调不出来，所以啦。版主。。。你有不？，让我参考参考下。。。

eeleader

不意思我没有!

你可以把相关代码发上来,让大家看看, 大家发表意见!

ssawee

verlog 的话
reg cko;
always@(posedge clk or negedge)
cko=!cko;

shilaike

呵呵。。LZ我觉得你的问题不对啊。。。
  虽然我也才学吧，但本人觉得代码里面是不能倍频的，如果想要倍频的话可以用SPOC定制CPU时定制一个PLL，或者我们单独用库里面的东西才实现一个PLL的定制，但本人一般用的都是第一种方法。。。。
     以上仅为个人观点，代码里面只能分频，不能倍频。。。。。。

叶思绪

LS正解，FPGA一般不倍频，分频用得多一点儿

zhengli880209

额，假如是分频的话，可以用DDS写，实现任意频率的时钟信号输出~