3228|5

279

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

十万火急,,我这样把拨码赋程序中为什么老抱错误..用ISE [复制链接]

任意整数分频,占空比为50%(VHDL)
--希望能对大家有帮助
--**************************************--
--程序名:任意整数分频,占空比为50%
--**************************************--
library ieee;
use ieee.std_logic_1164.all;
entity clk_div is
generic(n:integer:=2);--n的值是要分频的系数,n>=2
    port (clock : in std_logic:='0';
           d : in  STD_LOGIC_VECTOR (7 downto 0);   
          clk_out : out std_logic);
end clk_div;
architecture sea of clk_div is
signal temp : std_logic:='0';

begin
process(clock,temp)
variable a,a1,a2 : integer range 0 to n;
variable temp1,temp2 : std_logic:='0';
begin
if (n rem 2)=1 then
if rising_edge(clock) then
    if a1=n-1 then a1:=0;temp1:='0';
    elsif a1<((n+1)/2-1) then temp1:='1';a1:=a1+1;
       elsif a1>=((n+1)/2-1) then temp1:='0';a1:=a1+1;
    end if;
end if;
if falling_edge(clock) then
    if a2=n-1 then a2:=0;temp2:='0';
    elsif a2<((n+1)/2-1) then temp2:='1';a2:=a1+1;
       elsif a2>=((n+1)/2-1) then temp2:='0';a2:=a2+1;
    end if;
end if;
temp<=temp1 or temp2;
elsif rising_edge(clock) then
    if a=(n/2-1) then a:=0;temp<=not temp;
    else a:=a+1;
    end if;
end if;
end process;
clk_out<=temp;
end sea;
--程序结束


    d : in  STD_LOGIC_VECTOR (7 downto 0);   为拨码开关,,如何副给n:integer:=2
此帖出自FPGA/CPLD论坛

最新回复

use ieee.std_logic_unsigned.all; use ieee.numeric_std.all;  先把这两个库包括进来 PacCnt=to_integer(unsigned(Rxd)); 具体语句写法       RXD:std_logic_vector    PacCnt:integer  详情 回复 发表于 2010-4-28 17:19
点赞 关注
 

回复
举报

279

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
(n:integer:=d);--n的值是要分频的系数,n>=2
  me每次这样搞就报错误,,如何休整?????/如何把d  给  n
此帖出自FPGA/CPLD论坛
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

板凳
 
d 是矢量类型,n是整数。两者不能直接赋值。

正确的做法:n<=CONV_INTEGER(d);
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复

279

帖子

0

TA的资源

一粒金砂(初级)

4
 

版主我实验了你的办法,,

还是不行,,,关键我不知道从什么地方插,,用什么格式,,要不麻烦你帮我整下??就差如何传这个变量了
此帖出自FPGA/CPLD论坛
 
 
 

回复

279

帖子

0

TA的资源

一粒金砂(初级)

5
 
在ISE编译老过不了,,要不麻烦你给我个完整版本,,..还有一个地方就是

'
n>=2
,,那就是说必须2分频以上,,实际上我拨码不拨对应的输出就是输入波形,,如何整??万分着急,,也就是如何不分频..
此帖出自FPGA/CPLD论坛
 
 
 

回复

325

帖子

0

TA的资源

裸片初长成(初级)

6
 

需要经过一定的转换

use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;  先把这两个库包括进来

PacCnt=to_integer(unsigned(Rxd)); 具体语句写法       RXD:std_logic_vector    PacCnt:integer
此帖出自FPGA/CPLD论坛
个人签名科技应该让生活变得更简单!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表