关于xilinx的DCM

qd0090

关于xilinx的DCM [复制链接]

ISE中有“Wait for DLL Lock”这个选项，目的是设置FPGA是否等待DCM的“lock”信号。

默认设置是nowait。

我现在想设置成为等待模式，但是里面的设置是0、1、2、3、4、5、6、这些数字代表的是什么设置啊？

还有，大家用DCM的时候，是否采用reset电路？

呵呵，谢谢大家！

wstt

reset一定要用的，否则可能出现时钟不稳定的现象，可能发生DCM工作不正常，在项目中遇到过这样的情况

qd0090

谢谢楼上的回答！

请问在你使用DCM的时候是如何设置Wait for DLL Lock 这个选项的？

还有reset电路怎么接？

eeleader

期待你们精彩的讨论!

wstt

reset是接到了外面的一个全局复位的按键上，这个映像很深刻；至于Wait for DLL Lock我也不大清楚，好像当时没有用到，就没有注意

wstt

qd0090

再请教一个问题：

当我使用DCM产生一个时钟信号时，我即把它当成我FPGA内部某一个模块的CLK，又把它输出到外边，作为板子上其他器件的时钟。此时会出现如下warning

WARNING:Route:455 - CLK Net:clkin_ibufg_out_OBUF may have excessive skew because 1 CLK pins and 1 NON_CLK pins failed to route using a CLK template.

请问这会有问题么？