| 類比電路
1、基爾霍夫定理的內容是什麼？（仕蘭微電子）
2、平板電容公式(C=εS/4πkd)。（未知）
3、最基本的如三極管曲線特性。（未知）
4、描述回饋電路的概念，列舉他們的應用。（仕蘭微電子）
5、負反饋種類（電壓並聯回饋，電流串聯回饋，電壓串聯回饋和電流並聯回饋）；負反 饋的優點（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地擴展放大器的通頻帶，自動調節作用）（未知）
6、放大電路的頻率補償的目的是什麼，有哪些方法？（仕蘭微電子）
7、頻率回應，如：怎麼才算是穩定的，如何改變頻響曲線的幾個方法。（未知）
8、給出一個查分運放，如何相位補償，並畫補償後的波特圖。（凹凸）
9、基本放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器），優缺 點，特別是廣泛採用差分結構的原因。（未知）
10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）
11、畫差放的兩個輸入管。（凹凸）
12、畫出由運放構成加法、減法、微分、積分運算的電路原理圖。並畫出一個電晶體級的 運放電路。（仕蘭微電子）
13、用運算放大器組成一個10倍的放大器。（未知）
14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），並求輸出端某點 的 rise/fall時間。(Infineon筆試試題)
15、電阻R和電容C串聯，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。當RC<<T時，給出輸入電壓波形圖，繪製兩種電路的輸出波形圖。（未知）
16、有源濾波器和無源濾波器的原理及區別?（新太硬體）
17、有一時域信號S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當其通過低通、 帶通、高通濾波器後的信號表示方式。（未知）
18、選擇電阻時要考慮什麼？（東信筆試題）
19、在CMOS電路中，要有一個單管作為開關管精確傳遞類比低電平，這個單管你會用P管 還是N管，為什麼？（仕蘭微電子）
20、給出多個mos管組成的電路求5個點的電壓。(Infineon筆試試題)
21、電壓源、電流源是積體電路中經常用到的模組，請畫出你知道的線路結構，簡單描述 其優缺點。（仕蘭微電子）
22、畫電流偏置的產生電路，並解釋。（凹凸）
23、史密斯特電路,求回差電壓。（華為面試題）
24、晶體振盪器,好像是給出振盪頻率讓你求週期(應該是單片機的,12分之一週期....) （華為面試題）
25、LC正弦波振盪器有哪幾種三點式振盪電路，分別畫出其原理圖。（仕蘭微電子）
26、VCO是什麼,什麼參數(壓控振盪器?) （華為面試題）
27、鎖相環有哪幾部分組成？（仕蘭微電子）
28、鎖相環電路組成，振盪器（比如用D觸發器如何搭）。（未知）
29、求鎖相環的輸出頻率，給了一個鎖相環的結構圖。（未知）
30、如果公司做高頻電子的，可能還要RF知識，調頻，鑒頻鑒相之類，不一一列舉。（未知）
31、一電源和一段傳輸線相連（長度為L,傳輸時間為T），畫出終端處波形，考慮傳輸線 無損耗。給出電源電壓波形圖，要求繪製終端波形圖。（未知）
32、微波電路的匹配電阻。（未知）
33、DAC和ADC的實現各有哪些方法？（仕蘭微電子）
34、A/D電路組成、工作原理。（未知）
35、實際工作所需要的一些技術知識(面試容易問到)。如電路的低功耗，穩定，高速如何做到，調運放，布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細（所以別把什麼都寫上，精通之類的詞也別用太多了），這個東西各個人就 不一樣了，不好說什麼了。（未知）
_______________________________________________________________________
數位電路
1、同步電路和非同步電路的區別是什麼？（仕蘭微電子）
2、什麼是同步邏輯和非同步邏輯？（漢王筆試）
同步邏輯是時鐘之間有固定的因果關係。非同步邏輯是各時鐘之間沒有固定的因果關係。
3、什麼是"線與"邏輯，要實現它，在硬體特性上有什麼具體要求？（漢王筆試）
線與邏輯是兩個輸出信號相連可以實現與的功能。在硬體上，要用oc門來實現，由於不用 oc門可能使灌電流過大，而燒壞邏輯門。 同時在輸出埠應加一個上拉電阻。
4、什麼是Setup 和Holdup時間？（漢王筆試）
5、setup和holdup時間,區別.（南山之橋）
6、解釋setup time和hold time的定義和在時鐘信號延遲時的變化。（未知）
7、解釋setup和hold time violation，畫圖說明，並說明解決辦法。（威盛VIA
2003.11.06 上海筆試試題）
Setup/hold time 是測試晶片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發 器的時鐘信號上升沿到來以前，資料穩定不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）T時間到達晶片，這個T就是建立時間-Setup time.如不滿足setup time,這個資料就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿，資料才能被打入觸發器。 保持時間是指觸發器的時鐘信號上升沿到來以後，資料穩定不變的時間。如果hold time 不夠，資料同樣不能被打入觸發器。
建立時間(Setup Time)和保持時間（Hold time）。建立時間是指在時鐘邊沿前，資料信 號需要保持不變的時間。保持時間是指時鐘跳變邊沿後資料信號需要保持不變的時間。如果不滿足建立和保持時間的話，那麼DFF將不能正確地採樣到資料，將會出現 metastability的情況。如果資料信號在時鐘沿觸發前後持續的時間均超過建立和保持時 間，那麼超過量就分別被稱為建立時間裕量和保持時間裕量。
8、說說對數位邏輯中的競爭和冒險的理解，並舉例說明競爭和冒險怎樣消除。（仕蘭微 電子）
9、什麼是競爭與冒險現象？怎樣判斷？如何消除？（漢王筆試）
在組合邏輯中，由於門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。如果布林式中有相反的信號則可能產生競爭和冒險現象。解決方法：一是添加布林式的消去項，二是在晶片外部加電容。
10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試）
常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由於TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出埠加一上拉電阻接到5V或者12V。
11、如何解決亞穩態。（飛利浦－大唐筆試）
亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的狀態。當一個觸發器進入亞
穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩定在某個正確的電平
上。在這個穩定期間，觸發器輸出一些中間級電平，或者可能處於振盪狀態，並且這種無
用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。
12、IC設計中同步重定與 非同步重定的區別。（南山之橋）
13、MOORE 與 MEELEY狀態機的特徵。（南山之橋）
14、多時域設計中,如何處理信號跨時域。（南山之橋）
15、給了reg的setup,hold時間，求中間組合邏輯的delay範圍。（飛利浦－大唐筆試）
Delay < period - setup – hold
16、時鐘週期為T,觸發器D1的建立時間最大為T1max，最小為T1min。組合邏輯電路最大延
遲為T2max,最小為T2min。問，觸發器D2的建立時間T3和保持時間應滿足什麼條件。（華
為）
17、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決
定最大時鐘的因素，同時給出運算式。（威盛VIA 2003.11.06 上海筆試試題）
18、說說靜態、動態時序類比的優缺點。（威盛VIA 2003.11.06 上海筆試試題）
19、一個四級的Mux,其中第二級信號為關鍵信號 如何改善timing。（威盛VIA
2003.11.06 上海筆試試題）
20、給出一個門級的圖，又給了各個門的傳輸延時，問關鍵路徑是什麼，還問給出輸入，
使得輸出依賴於關鍵路徑。（未知）
21、邏輯方面數位電路的坎諾圖化簡，時序（同步非同步差異），觸發器有幾種（區別，優
點），全加器等等。（未知）
22、坎諾圖寫出邏輯表達使。（威盛VIA 2003.11.06 上海筆試試題）
23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-
well process.Plot its transfer curve (Vout-Vin) And also explain the
operation region of PMOS and NMOS for each segment of the transfer curve? （威
盛筆試題circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define
the ration of channel width of PMOS and NMOS and explain?
26、為什麼一個標準的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子）
27、用mos管搭出一個二輸入反及閘。（揚智電子筆試）
28、please draw the transistor level schematic of a cmos 2 input AND gate and
explain which input has faster response for output rising edge.(less delay
time)。（威盛筆試題circuit design-beijing-03.11.09）
29、畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。（Infineon筆
試）
30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛VIA 2003.11.06 上海筆試試題）
31、用一個二選一mux和一個inv實現異或。（飛利浦－大唐筆試）
32、畫出Y=A*B+C的cmos電路圖。（科廣試題）
33、用邏輯們和cmos電路實現ab+cd。（飛利浦－大唐筆試）
34、畫出CMOS電路的電晶體級電路圖，實現Y=A*B+C(D+E)。（仕蘭微電子）
35、利用4選1實現F(x,y,z)=xz+yz’。（未知）
36、給一個運算式f=xxxx+xxxx+xxxxx+xxxx用最少數量的反及閘實現（實際上就是化
簡）。
37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據輸入波形畫出各點波形。
（Infineon筆試）
38、為了實現邏輯（A XOR B）OR （C AND D），請選用以下邏輯中的一種，並說明為什
麼？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）
39、用反及閘等設計全加法器。（華為）
40、給出兩個門電路讓你分析異同。（華為）
41、用簡單電路實現，當A為輸入時，輸出B波形為…（仕蘭微電子）
42、A,B,C,D,E進行投票，多數服從少數，輸出是F（也就是如果A,B,C,D,E中1的個數比0
多，那麼F輸出為1，否則F為0），用反及閘實現，輸入數目沒有限制。（未知）
43、用波形表示D觸發器的功能。（揚智電子筆試）
44、用傳輸門和倒向器搭一個邊沿觸發器。（揚智電子筆試）
45、用邏輯們畫出D觸發器。（威盛VIA 2003.11.06 上海筆試試題）
46、畫出DFF的結構圖,用verilog實現之。（威盛）
47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知）
48、D觸發器和D鎖存器的區別。（新太硬體面試）
49、簡述latch和filp-flop的異同。（未知）
50、LATCH和DFF的概念和區別。（未知）
51、latch與register的區別,為什麼現在多用register.行為級描述中latch如何產生的。
（南山之橋）
52、用D觸發器做個二分顰的電路.又問什麼是狀態圖。（華為）
53、請畫出用D觸發器實現2倍分頻的邏輯電路？（漢王筆試）
54、怎樣用D觸發器、與反或閘組成二分頻電路？（東信筆試）
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻？
56、用filp-flop和logic-gate設計一個1位加法器，輸入carryin和current-stage，輸出
carryout和next-stage. （未知）
57、用D觸發器做個4進制的計數。（華為）
58、實現N位Johnson Counter,N=5。（南山之橋）
59、用你熟悉的設計方式設計一個可預置初值的7進制迴圈計數器，15進制的呢？（仕蘭
微電子）
60、數位電路設計當然必問Verilog/VHDL，如設計計數器。（未知）
61、BLOCKING NONBLOCKING 賦值的區別。（南山之橋）
62、寫非同步D觸發器的verilog module。（揚智電子筆試）
module dff8(clk , reset, d, q);
input clk;
input reset;
input [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
63、用D觸發器實現2倍分頻的Verilog描述？ （漢王筆試）
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmodule
64、可編程邏輯器件在現代電子設計中越來越重要，請問：a) 你所知道的可編程邏輯器
件有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位元D觸發器邏輯。（漢王筆試）
PAL，PLD，CPLD，FPGA。
module dff8(clk , reset, d, q);
input clk;
input reset;
input d;
output q;
reg q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
65、請用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）
66、用VERILOG或VHDL寫一段代碼，實現10進制計數器。（未知）
67、用VERILOG或VHDL寫一段代碼，實現消除一個glitch。（未知）
68、一個狀態機的題目用verilog實現（不過這個狀態機畫的實在比較差，很容易誤解
的）。（威盛VIA 2003.11.06 上海筆試試題）
69、描述一個交通信號燈的設計。（仕蘭微電子）
70、畫狀態機，接受1，2，5分錢的賣報機，每份報紙5分錢。（揚智電子筆試）
71、設計一個自動售貨機系統，賣soda水的，只能投進三種硬幣，要正確的找回錢
數。 （1）畫出fsm（有限狀態機）；（2）用verilog編程，語法要符合fpga設計
的要求。（未知）
72、設計一個自動飲料售賣機，飲料10分錢，硬幣有5分和10分兩種，並考慮找零：（1）
畫出fsm（有限狀態機）；（2）用verilog編程，語法要符合fpga設計的要求；（3）設計
工程中可使用的工具及設計大致過程。（未知）
73、畫出可以檢測10010串的狀態圖,並verilog實現之。（威盛）
74、用FSM實現101101的序列檢測模組。（南山之橋）
a為輸入端，b為輸出端，如果a連續輸入為1101則b輸出為1，否則為0。
例如a： 0001100110110100100110
b： 0000000000100100000000
請畫出state machine；請用RTL描述其state machine。（未知）
75、用verilog/vddl檢測stream中的特定字串（分狀態用狀態機寫）。（飛利浦－大唐
筆試）
76、用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。（飛利浦－大唐筆試）
77、現有一用戶需要一種積體電路產品，要求該產品能夠實現如下功能：y=lnx，其中，x
為4位元二進位整數輸入信號。y為二進位小數輸出，要求保留兩位小數。電源電壓為3~5v假
設公司接到該項目後，交由你來負責該產品的設計，試討論該產品的設計全程。（仕蘭微
電子）
78、sram，falsh memory，及dram的區別？（新太硬體面試）
79、給出單管DRAM的原理圖(西電版《數位電子技術基礎》作者楊頌華、馮毛官205頁圖9
－14b)，問你有什麼辦法提高refresh time，總共有5個問題，記不起來了。（降低溫
度，增大電容存儲容量）（Infineon筆試）
80、Please draw schematic of a common SRAM cell with 6 transistors,point out
which nodes can store data and which node is word line control? （威盛筆試題
circuit design-beijing-03.11.09）
81、名詞:sram,ssram,sdram
名詞IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate
壓控振盪器的英文縮寫(VCO)。
動態隨機記憶體的英文縮寫(DRAM)。
名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline、
IRQ,BIOS,USB,VHDL,VLSI VCO(壓控振盪器) RAM (動態隨機記憶體)，FIR IIR DFT(離散
傅立葉變換)或者是中文的，比如：a.量化誤差 b.直方圖 c.白平衡
____________________________________________________________________________
IC設計基礎（流程、工藝、版圖、器件）
1、我們公司的產品是積體電路，請描述一下你對積體電路的認識，列舉一些與積體電路
相關的內容（如講清楚類比、數位、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA
等的概念）。（仕蘭微面試題目）
2、FPGA和ASIC的概念，他們的區別。（未知）
答案：FPGA是可編程ASIC。
ASIC:專用積體電路，它是面向專門用途的電路，專門為一個用戶設計和製造的。根據一
個用戶的特定要求，能以低研製成本，短、交貨週期供貨的全定制，半定制積體電路。與
閘陣列等其他ASIC(Application Specific IC)相比，它們又具有設計開發週期短、設計
製造成本低、開發工具先進、標準產品無需測試、品質穩定以及可即時線上檢驗等優點
3、什麼叫做OTP片、掩膜片，兩者的區別何在？（仕蘭微面試題目）
4、你知道的積體電路設計的表達方式有哪幾種？（仕蘭微面試題目）
5、描述你對積體電路設計流程的認識。（仕蘭微面試題目）
6、簡述FPGA等可編程邏輯器件設計流程。（仕蘭微面試題目）
7、IC設計前端到後端的流程和eda工具。（未知）
8、從RTL synthesis到tape out之間的設計flow,並列出其中各步使用的tool.（未知）
9、Asic的design flow。（威盛VIA 2003.11.06 上海筆試試題）
10、寫出asic前期設計的流程和相應的工具。（威盛）
11、積體電路前段設計流程，寫出相關的工具。（揚智電子筆試）
先介紹下IC開發流程：
1.）代碼輸入（design input)
用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼
語言輸入工具：SUMMIT VISUALHDL
MENTOR RENIOR
圖形輸入: composer(cadence);
viewlogic (viewdraw)
2.）電路仿真（circuit simulation)
將vhd代碼進行先前邏輯仿真，驗證功能描述是否正確
數位電路仿真工具：
Verolog： CADENCE Verolig-XL
SYNOPSYS VCS
MENTOR Modle-sim
VHDL : CADENCE NC-vhdl
SYNOPSYS VSS
MENTOR Modle-sim
類比電路仿真工具：
***ANTI HSpice pspice，spectre micro microwave: eesoft : hp
3.）邏輯綜合（synthesis tools)
邏輯綜合工具可以將設計思想vhd代碼轉化成對應一定工藝手段的門級電路；將初級仿真 中所沒有考慮的門沿（gates delay）反標到生成的門級網表中,返回電路仿真階段進行再 仿真。最終仿真結果生成的網表稱為物理網表。
12、請簡述一下設計後端的整個流程？（仕蘭微面試題目）
13、是否接觸過自動佈局佈線？請說出一兩種工具軟體。自動佈局佈線需要哪些基本元 素？（仕蘭微面試題目）
14、描述你對積體電路工藝的認識。（仕蘭微面試題目）
15、列舉幾種積體電路典型工藝。工藝上常提到0.25,0.18指的是什麼？（仕蘭微面試題 目）
16、請描述一下國內的工藝現狀。（仕蘭微面試題目）
17、半導體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）
18、描述CMOS電路中閂鎖效應產生的過程及最後的結果？（仕蘭微面試題目）
19、解釋latch-up現象和Antenna effect和其預防措施.（未知）
20、什麼叫Latchup?（科廣試題）
21、什麼叫窄溝效應? （科廣試題）
22、什麼是NMOS、PMOS、CMOS？什麼是增強型、耗盡型？什麼是PNP、NPN？他們有什麼差
別？（仕蘭微面試題目）
23、矽柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什麼要求？（仕蘭微
面試題目）
24、畫出CMOS電晶體的CROSS-OVER圖（應該是縱剖面圖），給出所有可能的傳輸特性和轉
移特性。（Infineon筆試試題）
25、以interver為例,寫出N阱CMOS的process流程,並畫出剖面圖。（科廣試題）
26、Please explain how we describe the resistance in semiconductor. Compare
the resistance of a metal,poly and diffusion in tranditional CMOS process.（威
盛筆試題circuit design-beijing-03.11.09）
27、說明mos一半工作在什麼區。（凹凸的題目和麵試）
28、畫p-bulk 的nmos截面圖。（凹凸的題目和麵試）
29、寫schematic note（？）， 越多越好。（凹凸的題目和麵試）
30、寄生效應在ic設計中怎樣加以克服和利用。（未知）
31、太底層的MOS管物理特***覺一般不大會作為筆試面試題，因為全是微電子物理，公
式推導太羅索，除非面試出題的是個老學究。IC設計的話需要熟悉的軟體: Cadence,
Synopsys, Avant，UNIX當然也要大概會操作。
32、unix 命令cp -r, rm,uname。（揚智電子筆試）
___________________________________________________________________________
單片機、MCU、電腦原理
1、簡單描述一個單片機系統的主要組成模組，並說明各模組之間的資料流程流向和控制流
流向。簡述單片機應用系統的設計原則。（仕蘭微面試題目）
2、畫出8031與2716（2K*8ROM）的連線圖，要求採用三-八解碼器，8031的P2.5,P2.4和
P2.3參加解碼，基本位址範圍為3000H-3FFFH。該2716有沒有重疊地址？根據是什麼？若
有，則寫出每片2716的重疊地址範圍。（仕蘭微面試題目）
3、用8051設計一個帶一個8*16鍵盤加驅動八個數碼管（共陽）的原理圖。（仕蘭微面試
題目）
4、PCI匯流排的含義是什麼？PCI匯流排的主要特點是什麼？ （仕蘭微面試題目）
5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目）
6、如單片機中斷幾個/類型，編中斷程式注意什麼問題；（未知）
7、要用一個開環脈衝調速系統來控制直流電動機的轉速，程式由8051完成。簡單原理如
下：由P3.4輸出脈衝的占空比來控制轉速，占空比越大，轉速越快；而占空比由K7-K0八
個開關來設置，直接與P1口相連（開關撥到下方時為"0"，撥到上方時為"1"，組成一個八
位二進位數字N），要求占空比為N/256。 （仕蘭微面試題目）
?? 下面程式用計數法來實現這一功能，請將空餘部分添完整。
?? MOV P1，#0FFH
?? LOOP1 ：MOV R4，#0FFH
?? --------
?? MOV R3，#00H
?? LOOP2 ：MOV A，P1
?? --------
?? SUBB A，R3
?? JNZ SKP1
?? --------
?? SKP1：MOV C，70H
?? MOV P3.4，C
?? ACALL DELAY ：此延時副程式略
?? --------
?? --------
?? AJMP LOOP1
8、單片機上電後沒有運轉，首先要檢查什麼？（東信筆試題）
9、What is PC Chipset? （揚智電子筆試）
晶片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為
北橋晶片和南橋晶片。北橋晶片提供對CPU的類型和主頻、記憶體的類型和最大容量、
ISA/PCI/AGP插槽、ECC糾錯等支援。南橋晶片則提供對KBC（鍵盤控制器）、RTC（即時時
鐘控制器）、USB（通用串列匯流排）、Ultra DMA/33(66)EIDE資料傳輸方式和ACPI（高級
能源管理）等的支援。其中北橋晶片起著主導性的作用，也稱為主橋（Host Bridge）。
除了最通用的南北橋結構外，目前晶片組正向更高級的加速集線架構發展，Intel的
8xx系列晶片組就是這類晶片組的代表，它將一些子系統如IDE介面、音效、MODEM和USB直
接接入主晶片，能夠提供比PCI匯流排寬一倍的帶寬，達到了266MB/s。
10、如果簡歷上還說做過cpu之類，就會問到諸如cpu如何工作，流水線之類的問題。
（未知）
11、電腦的基本組成部分及其各自的作用。（東信筆試題）
12、請畫出微機介面電路中，典型的輸入設備與微機介面邏輯示意圖（資料介面、控制接
口、所存器/緩衝器）。 （漢王筆試）
13、cache的主要部分什麼的。（威盛VIA 2003.11.06 上海筆試試題）
14、同步非同步傳輸的差異（未知）
15、串列通信與同步通信異同,特點,比較。（華為面試題）
16、RS232c高電平脈衝對應的TTL邏輯是?(負邏輯?) （華為面試題）
___________________________________________________________________________
信號與系統
1、的話音頻率一般為300~3400HZ，若對其採樣且使信號不失真，其最小的採樣頻率應為
多大？若採用8KHZ的採樣頻率，並採用8bit的PCM編碼，則存儲一秒鐘的信號資料量有多
大？（仕蘭微面試題目）
2、什麼耐奎斯特定律,怎麼由類比信號轉為數位信號。（華為面試題）
3、如果類比信號的帶寬為 5khz,要用8K的採樣率，怎麼辦？ (lucent) 兩路？
4、信號與系統:在時域與頻域關係。（華為面試題）
5、給出時域信號，求其直流分量。（未知）
6、給出一時域信號，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級數；（3）當波
形經過低通濾波器濾掉高次諧波而只保留一次諧波時，畫出濾波後的輸出波形。（未知）
7、sketch 連續正弦信號和連續矩形波(都有圖)的傅立葉變換 。（Infineon筆試試題）
8、拉氏變換和傅立葉變換的運算式及聯繫。（新太硬體面題）
_________________________________________________________________________
DSP、嵌入式、軟體等
1、請用方框圖描述一個你熟悉的實用數位信號處理系統，並做簡要的分析；如果沒有，
也可以自己設計一個簡單的數位信號處理系統，並描述其功能及用途。（仕蘭微面試題
目）
2、數位濾波器的分類和結構特點。（仕蘭微面試題目）
3、IIR，FIR濾波器的異同。（新太硬體面題）
4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*δ(n) a.求h
(n)的z變換；b.問該系統是否為穩定系統；c.寫出FIR數字濾波器的差分方程；（未知）
5、DSP和通用處理器在結構上有什麼不同，請簡要畫出你熟悉的一種DSP結構圖。（信威
dsp軟體面試題）
6、說說定點DSP和浮點DSP的定義（或者說出他們的區別）（信威dsp軟體面試題）
7、說說你對迴圈定址和位反序定址的理解.（信威dsp軟體面試題）
8、請寫出【－8，7】的二進位補數，和二進位偏置碼。用Q15表示出0.5和－0.5.（信威
dsp軟體面試題）
9、DSP的結構（哈佛結構）；（未知）
10、嵌入式處理器類型(如ARM)，作業系統種類（Vxworks,ucos,winCE,linux），操作系
統方面偏CS方向了，在CS篇裏面講了；（未知）
11、有一個LDO晶片將用於對手機供電，需要你對他進行評估，你將如何設計你的測試項
目？
12、某程式在一個嵌入式系統（200M CPU，50M SDRAM）中已經最優化了，換到零一個系
統（300M CPU，50M SDRAM）中是否還需要優化？ （Intel）
13、請簡要描述HUFFMAN編碼的基本原理及其基本的實現方法。（仕蘭微面試題目）
14、說出OSI七層網路協定中的四層（任意四層）。（仕蘭微面試題目）
15、A） （仕蘭微面試題目）
??＃i nclude
??void testf(int*p)
??{
??*p+=1;
??}
??main()
??{
??int *n,m[2];
??n=m;
??m[0]=1;
??m[1]=8;
??testf(n);
??printf("Data value is %d ",*n);
??}
??------------------------------
??B)
??＃i nclude
??void testf(int**p)
??{
??*p+=1;
??}
??main()
??{int *n,m[2];
??n=m;
??m[0]=1;
??m[1]=8;
??testf(&n);
??printf(Data value is %d",*n);
??}
??下面的結果是程式A還是程式B的？
??Data value is 8
??那麼另一段程式的結果是什麼？
16、那種排序方法最快? （華為面試題）
17、寫出兩個排序演算法,問哪個好？（威盛）
18、編一個簡單的求n!的程式 。（Infineon筆試試題）
19、用一種編程語言寫n!的演算法。（威盛VIA 2003.11.06 上海筆試試題）
20、用C語言寫一個遞迴演算法求N！；（華為面試題）
21、給一個C的函數，關於字串和陣列，找出錯誤；（華為面試題）
22、防火牆是怎麼實現的？ （華為面試題）
23、你對哪方面編程熟悉？（華為面試題）
24、冒泡排序的原理。（新太硬體面題）
25、作業系統的功能。（新太硬體面題）
26、學過的電腦語言及開發的系統。（新太硬體面題）
27、一個農夫發現圍成正方形的圍欄比長方形的節省4個木樁但是面積一樣.羊的數目和正 方形圍欄的樁子的個數一樣但是小於36，問有多少羊？（威盛）
28、C語言實現統計某個cell在某.v檔調用的次數(這個題目真bt) （威盛VIA
2003.11.06 上海筆試試題）
29、用C語言寫一段控制手機中馬達振子的驅動程式。(威勝)
30、用perl或TCL/Tk實現一段字串識別和比較的程式。（未知）
31、給出一個堆疊的結構，求中斷後顯示結果，主要是考堆疊壓入返回位址存放在低端地 址還是高端。（未知）
32、一些DOS命令，如顯示檔，拷貝，刪除。（未知）
33、設計一個類，使得該類任何形式的派生類無論怎麼定義和實現，都無法產生任何物件 實例。（IBM）
34、What is pre-emption? (Intel)
35、What is the state of a process if a resource is not available? (Intel)
36、三個 float a,b,c;問值（a+b）+c==(b+a)+c， (a+b)+c==(a+c)+b。(Intel)
37、把一個鏈表反向填空。 (lucent)
38、x^4+a*x^3+x^2+c*x+d 最少需要做幾次乘法？ (Dephi)
____________________________________________________________________________
主觀題
1、你認為你從事研發工作有哪些特點？（仕蘭微面試題目）
2、說出你的最大弱點及改進方法。（威盛VIA 2003.11.06 上海筆試試題）
3、說出你的理想。說出你想達到的目標。 題目是英文出的，要用英文回答。（威盛VIA 2003.11.06 上海筆試試題）
4、我們將研發人員分為若干研究方向，對協定和演算法理解（主要應用在網路通信、圖像 語音壓縮方面）、電子系統方案的研究、用MCU、DSP編程實現電路功能、用ASIC設計技術 設計電路（包括MCU、DSP本身）、電路功能模組設計（包括類比電路和數位電路）、集成 電路後端設計（主要是指綜合及自動佈局佈線技術）、積體電路設計與工藝介面的研究。
你希望從事哪方面的研究？（可以選擇多個方向。另外，已經從事過相關研發的人員可以詳細描述你的研發經歷）。（仕蘭微面試題目）
5、請談談對一個系統設計的總體思路。針對這個思路，你覺得應該具備哪些方面的知 識？（仕蘭微面試題目）
6、設想你將設計完成一個電子電路方案。請簡述用EDA軟體（如PROTEL）進行設計（包括 原理圖和PCB圖）到調試出樣機的整個過程。在各環節應注意哪些問題？電源的穩定，電 容的選取，以及佈局的大小。（漢王筆試）
共同的注意點
1.一般情況下，面試官主要根據你的簡歷提問，所以一定要對自己負責，把簡歷上的東西搞明白；
2.個別招聘針對性特別強，就招目前他們確的方向的人，這種情況下，就要投其所好，盡 量介紹其所關心的東西。
3.其實技術面試並不難，但是由於很多東西都忘掉了，才覺得有些難。所以最好在面試前 把該看的書看看。
4.雖然說技術面試是實力的較量與體現，但是不可否認，由於不用面試官/公司所專領域 及愛好不同，也有面試也有很大的偶然性，需要冷靜對待。不能因為被拒，就否認自己或 責駡公司。
5.面試時要take it easy，對越是自己鍾情的公司越要這樣。 |
提升卡
变色卡
千斤顶
1/9 
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
