fpga timing analysis

eeleader-mcu

fpga timing analysis [复制链接]

     我想复用一个memory，但复用的2路信号时不同时钟域的（15M和30M），用一个mux选，但是timing的时候，memory端口上的信号老是会出现问题。小弟想请教：
      1、这样复用有实现的可能么？
      2、如果可以复用的话，我应该做些什么约束才能让timing analyze通过呢？

eeleader

我个人认为可以：

 

首先要求系统时钟大于30MHZ，最好是60MHZ以上。系统始终抽样，根据选择器决定访问MEMORY的信号。时序约束要求，整个程序运行在60MHZ以上，应该就没问题！