关于在IspLever Classic中使用Verilog HDL语言编程的问题

eeleader-mcu

关于在IspLever Classic中使用Verilog HDL语言编程的问题 [复制链接]

问题是这样的，我想在IspLever Classic中用Verilog HDL语言，对GAL16V8D芯片进行编程，可是在建立文件时出现以下错误：
Schematic/Verilog HDL design entry is not supportted with this installation of IspLever. Please install one, or both of the following synthesis modules to run this design: Precision or Synplify Synthesis.
是说我没有安装这两个模块，我在Lattice的官方网站上找到了Synplify Synthesis，可是需要验证通过才能够下载。
所以在这里请教下以前各位，有什么办法能解决么？还有什么地方能下这两个模块？

eeleader

这个我没遇到过的问题，有了解坛友帮助一下啊！！！！！！！！！

sam851217

问问厂家的技术支持！！