如何实现 系统设计中不同IP CORE 时钟同步？

eeleader-mcu

如何实现 系统设计中不同IP CORE 时钟同步？ [复制链接]

如何实现 系统设计中不同IP CORE 时钟同步？

 

在片上系统设计中，调用不同IP CORE ,由于不同IP CORE 对时钟要求不同，怎样才能使这些IP CORE 时钟全同步？

eeleader

最简单的办法，就是使用一个比所有的IP CORE CLK 都高2倍的时钟进行同步！

 

当然还有别的同步方法，比如RAM 缓冲等等方法！

qushaobo

硬件中采用同一个时钟布线不就可以了。

yanchixia

1 . 不同的IP CORE是不是相同的时钟源？如果是的话，FPGA会采用相同的global clock，写代码的时候不需要自己去做什么处理。
2. 如果来自不同的时钟源，比如说一个是线路端，另一个是客户端，主流的同步方法有两种，一是像2楼提到的用RAM，CORE A 的时钟去写，CORE B的时钟去读，注意两边data rate要一致。二还是通过RAM，做成FIFO，用其fill-level去调其中的一个时钟，以保证同步。

[ 本帖最后由 yanchixia 于 2010-10-25 03:53 编辑 ]