登录注册
论坛
五彩晶圆(高级)
6892
0
请问verilog的全局变量是如何定义的?因为有几个模块都要用到同一个变量如: reg[7:0] time_counts;如何在a.v文件和b.v文件中同时使time_counts这个变量?
上面几个问题,问出了verilog 全局变量的使用精髓。
verilog 全局变量定义:
在端口输出后面的定义的REG 类型变量是全局寄存器。
同一个全局变量在不同的always 模块可以读,但只能在同一个always模块赋值。
如果要在a.V 和b.v 两个文件使用同一个time_counts,可以使用元件调用
扫一扫,分享给好友
一粒金砂(中级)
232
一粒金砂(初级)
11
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »