关于RS(255,239)编解码器的时钟频率问题

beastest

关于RS(255,239)编解码器的时钟频率问题 [复制链接]

我现在要做一个RS(255,239)编码器,遇到一个难办的问题: RS(255,239)的信息元个数为239,码字长度为255个码元.也就是说编码器输入239个码元(239个8位二进制数)后要输出255个码元(255个8位二进制数). 那么这就要求编码的时钟速率是输入数据速率的255/239倍. 然而FPGA的IP Core做不出255/239的分频比,所以只好用稍大于255/239的值(只能大不能小因为编码速度肯定要赶得上数据输入的速度啊),比如27/25和15/14都是可以的.
但是这些比率也不是精确的255/239而是比它大,所以必然出现编码器等待数据输入的情况,可这时编码器仍然必须输出比特流啊.这不像在一个芯片内部,等待数据时可以置一个标志位为高电平表示此时在等待,后级的译码器在这时也就不再接收比特流进行译码. 实际的应用是要把编码器输出码流放在信道里传输的,不可能同时传送一个标志信号.
所以很是困惑,望高人解答

wies

不知,帮顶

tjhm

有点难度哦