for循环仿真问题

chenbingjy

for循环仿真问题 [复制链接]

我的testbench仿真文件如下：

`timescale 1 ns/ 1 ps
module LAMP_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
LAMP i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);


reg [7:0] memory [0:255];

integer scan; 
integer index=3;


initial begin
	clk=0;
	#10 clk=~clk;

end 

initial begin

$readmemh("memory.list", memory);

end
if(index>0)
	begin
		for(scan=0;scan<index;scan=scan+1)
			if(memory[scan]>0)
				begin
					$display("%d",memory[scan]);
				end
	end
else
			$display("error--indexiszero");
endmodule

可是运行仿真出错，提示

请高手解惑，谢谢！

lugl4313820

我看看了你的错误提示：

scan 的变量声明是不是不能 integer;

修改为genvar。

chenbingjy

lugl4313820 发表于 2022-10-8 08:51 我看看了你的错误提示： scan 的变量声明是不是不能 integer; 修改为genvar。

谢谢！

我改为如下：

`timescale 1 ns/ 1 ps
module LAMP_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
LAMP i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);



reg [7:0] memory [0:255];

genvar scan; 
parameter index=3;

initial begin
	clk=0;
	#10 clk=~clk;

end 

initial begin

$readmemh("memory.list", memory);


if(index>0)
	begin
		
		for(scan=0;scan<index;scan=scan+1)
			begin
			if(memory[scan]>0)
				
					$display("%d",memory[scan]);
					memory[scan]=0;
				end
			
		end
		
	
else
			$display("error--indexiszero");

end
endmodule

运行又提示出错：

lugl4313820

你用度娘，或者应必搜一下，报错信息，这样以后就可以自己解决问题了，我身边没有你的开发环境，也不好做测试，但是解决问题的方法是一样的。

chenbingjy

于是我继续改：

`timescale 1 ns/ 1 ps
module LAMP_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
LAMP i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);



reg [7:0] memory [0:255];

genvar scan; 
parameter index=3;

initial begin
	clk=0;
	#10 clk=~clk;

end 

initial begin

$readmemh("memory.list", memory);


if(index>0)
	begin
		generate
		for(scan=0;scan<index;scan=scan+1)
			
			if(memory[scan]>0)
				begin
					$display("%d",memory[scan]);
					memory[scan]=0;
				end
				
		endgenerate	
		end
		
	
else
			$display("error--indexiszero");

end
endmodule

又提示错误：

请高手指教，我没办法了。谢谢！

chenbingjy

lugl4313820 发表于 2022-10-8 09:43 你用度娘，或者应必搜一下，报错信息，这样以后就可以自己解决问题了，我身边没有你的开发环境，也不好做测 ...

谢谢！有的报错信息根本搜不到

lugl4313820

chenbingjy 发表于 2022-10-8 09:49 谢谢！有的报错信息根本搜不到

看了一下英文的报错信息，那个scan只能在for里面应用，是不是另外加个参数来替代memory[scan]

chenbingjy

lugl4313820 发表于 2022-10-8 11:48 看了一下英文的报错信息，那个scan只能在for里面应用，是不是另外加个参数来替代memory[scan]

谢谢！

我改成如下：

`timescale 1 ns/ 1 ps
module LAMP_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
LAMP i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);



reg [7:0] memory [0:255];
reg [7:0] a;

parameter index=3;
genvar scan; 


initial begin

$readmemh("memory.list", memory);


if(index>0)
	begin
	
		
		for(scan=0;scan<index;scan=scan+1)
		
			a=memory[scan];
			if(a>0)
				begin
					$display("%d",a);
					a=0;
				end
		
			
		end
		
	
else
			$display("error--indexiszero");

end
endmodule

仿真出错：

# ** Error: D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(64): Invalid context for genvar scan. A genvar can be used only inside of the generate loop that it indexes.
# ** Error: D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(64): Invalid context for genvar scan. A genvar can be used only inside of the generate loop that it indexes.
# ** Error: D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(64): Invalid context for genvar scan. A genvar can be used only inside of the generate loop that it indexes.
# ** Error: D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(64): Invalid context for genvar scan. A genvar can be used only inside of the generate loop that it indexes.
# ** Error: D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(66): Invalid context for genvar scan. A genvar can be used only inside of the generate loop that it indexes.

好像要用generate语句

于是我又改为如下：

`timescale 1 ns/ 1 ps
module LAMP_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
LAMP i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);



reg [7:0] memory [0:255];
reg [7:0] a;

parameter index=3;
genvar scan; 


initial begin

$readmemh("memory.list", memory);


if(index>0)
	begin
	
		generate
		for(scan=0;scan<index;scan=scan+1)
		
			a=memory[scan];
			if(a>0)
				begin
					$display("%d",a);
					a=0;
				end
		
		endgenerate	
		end
		
	
else
			$display("error--indexiszero");

end
endmodule

又提示出错：

# ** Error: (vlog-13069) D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(63): near "generate": syntax error, unexpected generate.
# ** Error: (vlog-13069) D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(64): near ")": syntax error, unexpected ')', expecting ';'.
# ** Error: (vlog-13069) D:/CCB/CPLD/study/FIVE/simulation/modelsim/LAMP.vt(73): near "endgenerate": syntax error, unexpected endgenerate.

好像for循环不好和if语句搅和在一起。真是郁闷。

chenbingjy

我又精简了一下。代码如下：

`timescale 1 ns/ 1 ps
module LAMP_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
LAMP i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);



wire [7:0] memory [15:0];


parameter index=3;
genvar scan; 

initial begin

$readmemh("memory.list", memory);
end


	generate
	for(scan=0;scan<index;scan=scan+1)
		
			
			if(memory[scan]>0)
				begin
					$display("...");
					
				end
		
		endgenerate	
	
endmodule

还是有错：

提示unexpected '$display'

难道$display函数不能用在这里吗？谢谢

lugl4313820

chenbingjy 发表于 2022-10-8 14:02 我又精简了一下。代码如下： `timescale 1 ns/ 1 ps module LAMP_vlg_tst(); // constants ...

这个是什么语言，是不是for没有封闭，所以报错了？检查一下成对封闭了for没有？

chenbingjy

lugl4313820 发表于 2022-10-8 15:21 这个是什么语言，是不是for没有封闭，所以报错了？检查一下成对封闭了for没有？

感觉封闭了

lugl4313820

chenbingjy 发表于 2022-10-8 19:36 感觉封闭了

格式是不是也有问题，你去抄别人的一个典型的例子，对照自己的语法。这样就能找出问题所在，可以提升自己。或者先去看看这门的语法基础课。这样解决问题快一点。

chenbingjy

lugl4313820 发表于 2022-10-9 09:32 格式是不是也有问题，你去抄别人的一个典型的例子，对照自己的语法。这样就能找出问题所在，可以提升自己 ...

谢谢！单是for循环没问题，一加if else语句就不行了

for循环仿真问题 [复制链接]

最新回复

点评

点评

点评

点评

点评

点评

点评

点评