根据对 LZ 描述的理解,两个 LDO 都是 5V 转 3.3V,
即两个 LDO 相并联作为 DC-DC 的负载。
由此推断【上电时候】的情形:
① 两个 LDO 都接的时候,DC-DC 的负载“过重”,导致 MP1470 芯片 FB 端的反馈电压过低,从而导致输出异常。
② 接至少一个 LDO 或在 R31 并接一个电容的情况下,MP1470 芯片 FB 端的反馈电压将达到正常工作的电压范围。
由此判断是芯片自身逻辑设计的问题。
MP1470 数据手册的水印写着:
NOT RECOMMENDED FOR NEW DESIGNS REFER TO MP1476
这是 MP1476 的数据手册:
MP1476.pdf
(1015.3 KB, 下载次数: 4)
比较 MP1470 和 MP1476 的数据手册可以发现,芯片内部的逻辑结构发生了变化。
而根据 MP1470 页面的提示,MP1476 为其升级换代的产品。
或许正是 LZ 发现的这个 BUG ,导致了重新设计并推出的 MP1476。
建议:
① 如果是新设计,改用用 MP1476 ,并更新原理图和 PCB,因为 MP1470 和 MP1476 的引脚不兼容。
② 如果是老设计,或为了消耗 MP1470 库存,使用 LZ 自已的软启动方案。
|