3213|2

1510

帖子

1

TA的资源

五彩晶圆(初级)

楼主
 

【Perf-V评测】+开发环境的构建与基本使用(2) [复制链接]

本帖最后由 jinglixixi 于 2021-1-22 18:08 编辑

2. Windows-IDE的基本用法

1)打开打开Perf-V IDE ,即在桌面上双击图标

,即可进入工作界面。

2)新建工程,需点工具栏左侧的“新建工程”按钮,见图12所示。

图12新建工程

3)在图13所示的界面中,填写项目名test,选择Perf-V C Project,然后点击“Next”。

图13 设置项目选项

4)在图14所示的界面中,勾选“Debug”和“Release”,随后依次点击“Next”和“Finish”,即可完成新工程的创建。

图14 配置选择

图15 工具链设置

图16 完成工程创建

5)编写代码,可直接在工程的test.c里编写代码,也可以在新建的工程中添加新的c文件或直接把已有的c文件复制到工程中。

图17 程序编辑

6)编译运行,点击工具栏Build 图标进行编译,则其编译结果如图18所示。

图18 编译结果

7)程序运行,右击项目中的launch文件,并在快捷菜单中选取“Run As”下的“1 test-debug-openocd”即可,见图19所示。

图19运行程序

在正常情况下,即可观察到执行结果。但不知是何原因,在编译正常的情况下,会时常出现两种不同的提示见图20和图21,或许与这也与安装驱动后的出现问题有关吧!

图20 异常现象1

图21 异常现象2

希望了解原因的高手予以指点来解决该问题,这里先谢过了。

 

 

此帖出自FPGA/CPLD论坛

最新回复

你打开“Details”截个图看看,一看这个IDE就是Eclipse改的,这种IDE一般有个“Run Configure”配置,不妨也截个图看看,一般OCD的问题都是改这里的  详情 回复 发表于 2021-1-25 20:18
点赞 关注
 

回复
举报

98

帖子

0

TA的资源

一粒金砂(中级)

沙发
 
你打开“Details”截个图看看,一看这个IDE就是Eclipse改的,这种IDE一般有个“Run Configure”配置,不妨也截个图看看,一般OCD的问题都是改这里的
此帖出自FPGA/CPLD论坛
 
 

回复

1510

帖子

1

TA的资源

五彩晶圆(初级)

板凳
 
本帖最后由 jinglixixi 于 2021-1-26 10:00 编辑
Ansersion 发表于 2021-1-25 20:18 你打开“Details”截个图看看,一看这个IDE就是Eclipse改的,这种IDE一般有个“Run Configure”配置,不妨 ...

截图如下:

此外,运行的提示如下:

Open On-Chip Debugger 0.10.0+dev-gdd0dd7f64e03-dirty (2018-01-09-17:24)
Licensed under GNU GPL v2
For bug reports, read
    http://openocd.org/doc/doxygen/bugs.html
adapter speed: 1000 kHz
Info : auto-selecting first available session transport "jtag". To override use 'transport select <transport>'.
Info : clock speed 1000 kHz
Info : JTAG tap: riscv.cpu tap/device found: 0x0362d093 (mfg: 0x049 (Xilinx), part: 0x362d, ver: 0x0)
Warn : JTAG tap: riscv.cpu       UNEXPECTED: 0x0362d093 (mfg: 0x049 (Xilinx), part: 0x362d, ver: 0x0)
Error: JTAG tap: riscv.cpu  expected 1 of 1: 0x10e31913 (mfg: 0x489 (SiFive, Inc.), part: 0x0e31, ver: 0x1)
Error: Trying to use configured scan chain anyway...
Error: IR capture error at bit 5, saw 0x51 not 0x...3
Warn : Bypassing JTAG setup events due to errors
Info : Exposing additional CSR 3040
Info : Exposing additional CSR 3041
Info : Exposing additional CSR 3042
Info : Exposing additional CSR 3043
Info : Exposing additional CSR 3044
Info : Exposing additional CSR 3045
Info : Exposing additional CSR 3046
Info : Exposing additional CSR 3047
Info : Exposing additional CSR 3048
Info : Exposing additional CSR 3049
Info : Exposing additional CSR 3050
Info : Exposing additional CSR 3051
Info : Exposing additional CSR 3052
Info : Exposing additional CSR 3053
Info : Exposing additional CSR 3054
Info : Exposing additional CSR 3055
Info : Exposing additional CSR 3056
Info : Exposing additional CSR 3057
Info : Exposing additional CSR 3058
Info : Exposing additional CSR 3059
Info : Exposing additional CSR 3060
Info : Exposing additional CSR 3061
Info : Exposing additional CSR 3062
Info : Exposing additional CSR 3063
Info : Exposing additional CSR 3064
Info : Exposing additional CSR 3065
Info : Exposing additional CSR 3066
Info : Exposing additional CSR 3067
Info : Exposing additional CSR 3068
Info : Exposing additional CSR 3069
Info : Exposing additional CSR 3070
Info : Exposing additional CSR 3071
Error: dtmcontrol is 0. Check JTAG connectivity/board power.
Info : Listening on port 3333 for gdb connections
Error: Target not examined yet

望予指点,谢谢!

此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表