还是要问时序图

QWE4562009

还是要问时序图 [复制链接]

 

还是要问时序图

QWE4562009

既然IO已经输出时钟SCL或者数据SDA，那主机是如何检测总线的呢？就两根线而已，MCU可以自动识别总线状态？输出又同时可以作为输入检测？

maychang

QWE4562009 发表于 2020-12-21 19:17 既然IO已经输出时钟SCL或者数据SDA，那主机是如何检测总线的呢？就两根线而已，MCU可以自动识别总线状态？ ...

“输出又同时可以作为输入检测？”

这个是当然。否则单片机的引脚何以称为 I/O 口？I 的意思是 Input，即输入，O 的意思是Output，即输出。

maychang

QWE4562009 发表于 2020-12-21 19:17 既然IO已经输出时钟SCL或者数据SDA，那主机是如何检测总线的呢？就两根线而已，MCU可以自动识别总线状态？ ...

“既然IO已经输出时钟SCL或者数据SDA，那主机是如何检测总线的呢？就两根线而已”

DS18B20 哪里有SCL和SDA两根线？只有一根线。

很怀疑你是否阅读了DS18B20说明书。

qwqwqw2088

楼主，时序图有的需要多啃啃数据手册，手册有的东西

tus已经说得很明白了，CS非置低后，等待2个时钟上升沿和一个下降沿后的时间
ten翻翻手册吧

qwqwqw2088

 

 

 

输出使能时间

littleshrimp

littleshrimp

 

不好意思，弄错了，看的TLC1549资料

QWE4562009

maychang 发表于 2020-12-21 19:40 “既然IO已经输出时钟SCL或者数据SDA，那主机是如何检测总线的呢？就两根线而已” DS18B20 ...

1-wire 这个是。我是大哥比方。既然已经是通讯之间的总线了，又可以作为检测线？

QWE4562009

qwqwqw2088 发表于 2020-12-21 21:07 楼主，时序图有的需要多啃啃数据手册，手册有的东西 tus已经说得很明白了，CS非置低后，等待2个时钟 ...

多谢版主指教！这个两个上升沿到一个下降沿是从哪到哪？截下图我看下

maychang

QWE4562009 发表于 2020-12-22 14:07 1-wire 这个是。我是大哥比方。既然已经是通讯之间的总线了，又可以作为检测线？

总线的操作，无非是 “读” 或 “写”。“读” 操作就是检测，检测其为 “0” 还是 “1”。

QWE4562009

littleshrimp 发表于 2020-12-21 21:24   不好意思，弄错了，看的TLC1549资料

啥意思  全是英文啊。这里采样保持有体现不 

QWE4562009

qwqwqw2088 发表于 2020-12-21 21:08       输出使能时间

还有  中间那竖着的波浪线是啥玩意  

qwqwqw2088

QWE4562009 发表于 2020-12-22 14:09 多谢版主指教！这个两个上升沿到一个下降沿是从哪到哪？截下图我看下

在

置后的时间，至少是两个上升沿到一个下降沿，

tsu(cs)的箭头说明不了问题么，非要画出来完整才能懂啊

qwqwqw2088

QWE4562009 发表于 2020-12-22 14:13 还有  中间那竖着的波浪线是啥玩意  

波浪线是省略了

省略掉中间相同循环的过程

QWE4562009

qwqwqw2088 发表于 2020-12-22 14:17 在置后的时间，至少是两个上升沿到一个下降沿， tsu(cs)的箭头说明不了问题么，非要画出来完整才 ...

tsu时间已经包含了两个上升沿到一个下降沿？那我理解错了。

我以为是

QWE4562009

QWE4562009 发表于 2020-12-22 16:06 tsu时间已经包含了两个上升沿到一个下降沿？那我理解错了。 我以为是

这个图所耗费的时间是不是两个上升沿一个下降沿？

QWE4562009

QWE4562009 发表于 2020-12-22 16:22 这个图所耗费的时间是不是两个上升沿一个下降沿？

这样看的话就是两个上升沿 两个下降沿  。。。。。。。。两个上升沿一个下降沿 ，是怎样的波形，

QWE4562009

qwqwqw2088 发表于 2020-12-22 14:29 波浪线是省略了 省略掉中间相同循环的过程

开始和结束之间有很多数据   都是有效的吗 

QWE4562009

qwqwqw2088 发表于 2020-12-22 14:29 波浪线是省略了 省略掉中间相同循环的过程

开始和结束之间有很多数据   都是有效的吗