|
fpga开发板上的4组数码管在没有被select的时候如何保持自身的数值?
[复制链接]
module led_dong(seg,sl,clk); //静态模块显示
output [7:0] seg; //定义数码管段输出引脚
output[3:0] sl; //定义数码管位(选择)输出引脚
input clk; //定义输入时钟引脚
reg [7:0] seg_reg; //定义数码管段输出寄存器
reg [3:0] sl_reg; //定义数码管位输出寄存器
reg [3:0] disp_dat; //定义显示数据寄存器
reg [29:0] count; //定义计数器寄存器
always@(posedge clk) //定义clk信号下降延触发
begin
count=count+1; //计数器加1
end
always@(count[18:17]) //定义显示数据触发事件
begin
case(count[18:17]) //定义扫描显示数据
2'b00:disp_dat=4'b1000; //显示个位数为8
2'b01:disp_dat=4'b0010; //显示十位数为2
2'b10:disp_dat=4'b0001; //显示百位数为1
2'b11:disp_dat=4'b0111; //显示千位数为7
endcase
case(count[18:17]) //选择数码管显示位
2'b00:sl_reg=4'b1110; //选择个位数码管
2'b01:sl_reg=4'b1101; //选择十位数码管
2'b10:sl_reg=4'b1011; //选择百位数码管
2'b11:sl_reg=4'b0111; //选择千位数码管
endcase
end
always@(disp_dat) //显示译码输出
begin
case(disp_dat) //选择输出数据
4'h0:seg_reg=8'hc0; //显示0
4'h1:seg_reg=8'hf9; //显示1
4'h2:seg_reg=8'ha4; //显示2
4'h3:seg_reg=8'hb0; //显示3
4'h4:seg_reg=8'h99; //显示4
4'h5:seg_reg=8'h92; //显示5
4'h6:seg_reg=8'h82; //显示6
4'h7:seg_reg=8'hf8; //显示7
4'h8:seg_reg=8'h80; //显示8
4'h9:seg_reg=8'h90; //显示9
4'ha:seg_reg=8'h88; //显示a
4'hb:seg_reg=8'h83; //显示b
4'hc:seg_reg=8'hc6; //显示c
4'hd:seg_reg=8'ha1; //显示d
4'he:seg_reg=8'h86; //显示e
4'hf:seg_reg=8'h8e; //显示f
endcase
end
assign seg=seg_reg; //输出数码管译码结果
assign sl=sl_reg; //输出数码管选择
endmodule
上面这一段代码中 管脚刷新数码管的时候用到了管脚的复用。。。我有个疑问
sel_reg最终输入给了 sl。sl是四位的 输出到 开发板上 的四个pin
这四个pin每一个时刻只能选中一组 数码管,但是其他数码管也亮着,这是为啥?
我觉得每一时刻应该只有一个数码管被select 也就是只有一个数码管是亮的
不知道开发板的各组数码管是如何做到保持自身的数值的
|
|