verliog10分频器test bench文件咋编写

Gerryi

verliog10分频器test bench文件咋编写 [复制链接]

 

郝旭帅

其实你这么写就是对的，但是仿真的话，要求必须要有初值，在你的设计中，clkout没有初值，cnt也没有初值，所以仿真的话，可能出来的都是红线。你需要给初值。初值的话，你可以reg 【3：0】 cnt = 4‘d0；clkout同样去写就可以了。有了初值，就可以正常仿真了。

Gerryi

Gerryi

我不知道在哪加寄存器和CLKOUT

试了老多地方，都没对

okhxyyo

报错有语法错误，首先先看代码分号，左右括号这种有没遗漏。我看了下你的代码，应该是如图位置分号写成了逗号

okhxyyo

放错图了，

okhxyyo

查分号错误这种，有时候实际错误不在错误提示行。要向上溯源。第一种，本行;对了吗？前面几行代码分号对了吗？然后在此之前本行对应的变量出现行的代码对了吗？分号对了吗。一般就按这个思路找就不会漏了

Gerryi

okhxyyo 发表于 2020-4-14 07:49 放错图了，

这边的逗号是生成test bench文件后就有的，我第一张图test bench文件在modelsim上运行成功了，所以应该不是逗号的问题。但是因为我刚学，所以不知道要怎样把CLKOUT随CLKIN变化这个东西用代码表示出来。

Gerryi

okhxyyo 发表于 2020-4-14 07:54 查分号错误这种，有时候实际错误不在错误提示行。要向上溯源。第一种，本行;对了吗？前面几行代码分号对了 ...

嗯，非常感谢，我以后犯语法错误，先用这方法去查

okhxyyo

Gerryi 发表于 2020-4-14 10:44 嗯，非常感谢，我以后犯语法错误，先用这方法去查

你看下沙发的回复，你确实没给初始值，就相当于，你的clkin没东西进来。一般我们模拟的时候是要给clkin波形的。

Gerryi

okhxyyo 发表于 2020-4-14 11:28 你看下沙发的回复，你确实没给初始值，就相当于，你的clkin没东西进来。一般我们模拟的时候是要给clkin波 ...

emmm

我test bench给了CKLIN初始值了吧，然后我每过10ns会翻转一次，我用modelsim仿真的时候CLKIN有个波形

但是CLINOUT一直是红线，然后我看了回复自己改，一直改不对，不知道应该在哪里加CNT和CLKOUT。

chenzhufly

你这是通过IPcore生成的分频器，还是自己写的？

Gerryi

chenzhufly 发表于 2020-4-14 16:04 你这是通过IPcore生成的分频器，还是自己写的？

这个是老师上课课件里面的，我根据1000分频器的代码写出来的10分频器。

就类似这样的

chenzhufly

把这个文件中的 reg[8:0]  CNT=9'b0;初始化一下看看结果