TMS320DM647ZUT特性介绍

fish001

TMS320DM647ZUT特性介绍 [复制链接]

 

描述
    TMS320C64x +™DSP（包括TMS320DM647 / TMS320DM648器件）是TMS320C6000™DSP平台中性能最高的定点DSP产品。 DM647，DM648器件基于德州仪器（TI）开发的第三代高性能，先进的VelociTI™超长指令字（VLIW）架构，使这些DSP成为数字媒体应用的绝佳选择。 C64x +™器件与以前作为C6000™DSP平台一部分的器件具有向上代码兼容性。 C64x™DSP支持增加的功能，并具有以前设备的扩展指令集。

品牌：TI
型号；TMS320DM647ZUT7
封装：BGA529
包装：360
年份：18+
瑞利诚科技（深圳）有限公司
联系人：何小姐

除非另有说明，否则对C64x DSP或C64x CPU的任何引用也分别适用于C64x + DSP和C64x + CPU。
C64x +内核在1.1 GHz的时钟频率下具有高达8800万条指令/秒（MIPS）的性能，可为高性能DSP编程挑战提供解决方案。 DSP内核具有高速控制器的操作灵活性和阵列处理器的数字能力。 C64x + DSP内核处理器具有64个32位字长的通用寄存器和8个高度独立的功能单元 - 用于32位结果的两个乘法器和6个算术逻辑单元（ALU）。这八个功能单元包括加速视频和成像应用性能的指令。 DSP内核每周期可产生4个16位乘法累加（MAC），每秒最多4400万MAC（MMACS），或每周期8个8位MAC，最高可达8800 MMACS。有关C64x + DSP的更多详细信息
这些器件还具有特定于应用的硬件逻辑，片上存储器以及与其他C6000 DSP平台器件类似的其他片上外设。核心使用基于缓存的两级架构。 1级程序高速缓存（L1P）是256K位直接映射高速缓存，1级数据高速缓存（L1D）是256K位2路组关联高速缓存。 2级存储器/高速缓存（L2）由4M位（DM648）或2M位（DM647）存储空间组成，该存储空间在程序和数据空间之间共享。 L2内存可以配置为映射内存，缓存或两者的组合。

外设集包括五个可配置的16位视频端口外设（VP0，VP1，VP2，VP3和VP4）。这些视频端口外设为普通视频解码器和编码器设备提供无缝接口。视频端口外围设备支持多种分辨率和视频标准（例如，CCIR601，ITU-BT.656，BT.1120，SMPTE 125M，260M，274M和296M），VCXO内插控制端口（VIC）;具有管理数据输入/输出（MDIO）模块和两个SGMII端口（DM648）或一个SGMII端口（仅DM647）的1000 Mbps以太网交换机子系统;一个4位发送，4位接收VLYNQ接口;内部集成电路（I2C）总线接口;具有十个串行器的多通道音频串行端口（McASP）;四个64位通用定时器，每个定时器可配置为两个独立的32位定时器;用户可配置的16位或32位主机端口接口（HPI）; 32个引脚，用于通用输入/输出（GPIO），具有可编程中断/事件生成模式，与其他外设复用;一个UART;和两个无胶外部存储器接口：用于较慢存储器/外设的同步和异步外部存储器接口（EMIFA），以及较高的DDR2 SDRAM接口。

视频端口外设为普通视频解码器和编码器设备提供无缝接口。视频端口外围设备支持多种分辨率和视频标准（例如，CCIR601，ITU-BT.656，BT.1120，SMPTE 125M，260M，274M和296M）。
视频端口外围设备是可配置的，可以支持视频捕获和/或视频显示模式。每个视频端口由两个通道（A和B）组成，带有一个5120字节的捕获/显示缓冲区，可在两个通道之间分开。
有关视频端口外围设备的更多详细信息，请参阅（文献编号SPRUEM1）。
管理数据输入/输出（MDIO）模块连续轮询所有32个MDIO地址，以枚举系统中的所有PHY设备。
I2C和VLYNQ端口允许器件轻松控制外设模块和/或与主机处理器通信。
丰富的外设集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档后面的相关章节以及相关的外围设备参考指南。
这些设备具有一整套开发工具。其中包括C编译器，用于简化编程和调度的DSP汇编优化器，以及用于查看源代码执行Windows™调试器界面。

特性
FAE：13723714318
高性能数字媒体处理器
720 MHz，800 MHz，900 MHz，1.1 GHz C64x +™时钟频率
1.39 ns（-720），1.25 ns（-800），1.11 ns（-900），0.91 ns（-1100）指令周期时间
5760,6400,7200,8800 MIPS
8个32位C64x +指令/周期
完全软件兼容C64x / Debug得到商业

受影响的修订版1.0,1.1
详细信息当多个主设备写入时，某些外围设备组容易受到数据损坏
由于路径中的桥梁而对该组的成员。 在这个设备上有两组
容易受到这个问题的影响。 第一组包括视频端口0，视频端口1，
视频端口2; 第二组包括视频端口3，视频端口4。
仅当多个主设备（例如，不同的传输）时才会发生数据损坏
EDMA中的控制器写入受影响组的成员。 看到桥梁
来自单个源的所有读取操作和写入都不受影响。因此，对组成员的所有写入都必须来自同一个主服务器。 不同组可以安全地拥有不同的写主。

细节FAE：13723714318
注意：如果DSP L2内存配置为100％，则此通报不适用
在运行时，IDMA或SDMA不访问高速缓存或L2 RAM。
C64x + megamodule具有主直接存储器访问（MDMA）总线接口和
从属直接存储器存取（SDMA）总线接口。 MDMA接口提供DSP
访问C64x + megamodule之外的资源（即DDR2，EMIFA，VLYNQ远程记忆）。
MDMA接口通常用于CPU /缓存访问内存以外的内存级别2（L2）内存级别。这些访问包括缓存行分配，回写和
不可缓存的加载和存储到系统存储器的存储。SDMA接口允许其他主外设，包括EDMA传输控制器，3PSW，HPI，PCI和VLYNQ，用于访问1级数据（L1D），1级程序（L1P）和L2 RAM DSP存储器。
DSP内部DMA（IDMA）是用于移动数据的C64x + megamodule DMA引擎
内部DSP存储器（L1，L2）和/或DSP外设配置总线之间。
IDMA引擎与SDMA接口共享资源。
C64x + megamodule具有L1D高速缓存和L2高速缓存，都实现了回写数据缓存。它尽可能长地保存外部存储器的更新值。它写道
当需要腾出空间时，这些更新的值，称为“受害者”，到外部存储器对于新数据或应用程序请求时。 L1D将受害者送往L2。缓存体系结构具有流水线操作，这意味着可能有多个请求待处理在L1，L2和MDMA之间。有关C64x + megamodule及其MDMA的更多详细信息和SDMA端口，请参阅“TMS320C64x + Megamodule参考指南”（文献编号SPRU871）。
理想情况下，MDMA（图5中的虚线）和SDMA / IDMA路径（虚线为图5）独立运行，干扰最小。通常，MDMA访问
由于预期的系统级延迟，可能会拖延很长一段时间（例如，带宽限制，DDR2内存刷新）。但是，当使用L2作为RAM时，
除了之外，SDMA和IDMA对L2 / L1的访问可能会遇到意外停顿MDMA界面看到的正常停顿。对于延迟敏感的流量，SDMA失速可能导致实时截止日期丢失。在更严重的情况下，SDMA失速可以在设备中产生死锁条件。一个IDMA档不能产生死锁情况。

图5. IDMA，SDMA，MDMA路径在以下情况期间可能发生SDMA / IDMA停顿。每种情况描述了预期的正常DSP功能，但可能是SDMA / IDMA访问表现出额外的意外停滞。
1.对不可缓存的MDMA空间（即DDR2，EMIFA，VLYNQ远程）的写入突发。DSP最多可缓冲四次不可缓存的写入。当此缓冲区填满时，SDMA / IDMA被阻止，直到缓冲区不再满。因此，爆发不可缓存的写入超过三次写入可以阻止SDMA / IDMA流量。
2. L1和L2缓存活动的各种组合（a）L1D读取未命中，产生到L2（高速缓存或SRAM）或外部的受害者流量记忆。 SDMA / IDMA可能在服务于读取未命中时停止受害者。如果读取未命中也错过了L2高速缓存，则SDMA / IDMA可能会停止直到从外部存储器获取数据以服务读取未命中。
（b）L1D读取请求缺少L2（外部），而另一个L1D请求是悬而未决。 SDMA / IDMA可能会停止，直到外部存储器访问为止完成。
（c）在任何未决的L1D请求期间，L2受害者流量到外部存储器。 SDMA / IDMA可能会停止，直到外部存储器访问和待处理的L1D请求为止完成。