【FPGA 小技巧】SKEW 的含义

eeleader

【FPGA 小技巧】SKEW 的含义 [复制链接]

下面逻辑中，数据时延很小最大(3.6ns）如果时钟歪斜较小，该逻辑可以跑200MHZ以上。 由于存在时钟歪斜计算速度时要考虑时钟歪斜的影响，Flop B 到 Flop C的实际延时 3.3+12.1-3.6=11.8ns,在100MHZ就不能工作 计算速度要考虑时钟歪斜的影响使用全家时钟，可以减少时钟歪斜；

注意：SKEW: 时钟歪斜！！！！！！！！！！！！！！！！！！！！！！1

 

上面的时钟歪斜（skew） 3.0 ， 12.1 3.6 ns