- soc和sopc的区别 (2篇回复)
- fpga学习 (2篇回复)
- 【直播FAQ】为什么选择FPGA，而非MCU？ (4篇回复)
- 求助FPGA实现SHA256的知识 (6篇回复)
- ZYNQ PS端以及串口问题 (3篇回复)
- 有没有可以破解Vivado中的RS编码器之类的IP的方法 (2篇回复)
- Zynq学习笔记 (2)矿板运行SDK创建的PS简单工程 (7篇回复)
- EDA工具简介 (28篇回复)
- Altera DE1-SOC培训教材 (545篇回复)
- 【Perf-V评测】蜂鸟E203开源SOC的学习及RTL仿真实验 (5篇回复)
- 请问有人认识FPGA资深工程师熊国强先生吗，之前有活动他当过嘉宾。 (2篇回复)
- 《深入浅出玩转FPGA》光盘资料 (11篇回复)
- Altium.Designer原理图和PCB设计 (2篇回复)
- 2024安路科技FPGA技术研讨会-广州站 火热报名中！ (4篇回复)
- 如何修改代码匹配fpga屏幕尺寸 (8篇回复)
- 矢量的自相关函数Verilog设计 (1篇回复)
- FPGA的BANK分配问题 (1篇回复)
- 选择VHDL还是verilog HDL？（转载） (6篇回复)
- 仅剩2天：安路国产FPGA线下交流会（广州站），参会就有礼！ (3篇回复)
- Altera FFT IP核 输出为0问题 (1篇回复)
- 芯航线，心航线【新航线FPGA学习平台面世一周年有感】 (15篇回复)
- 记录一次竞争与冒险的实测（HDL代码中的组合电路的信号作为时钟，毛刺带来的影响） (7篇回复)
- 【明德扬】倾情分享海量FPGA设计技巧学习资料 转 (65篇回复)
- 求助！！基于verilog描述的计数器在行为仿真时没有输出信号？？ (2篇回复)
- 有关京微齐力的H3C08N0W80C7的文档求助 (1篇回复)
- vivado仿真输出波形信号输入全为Z，输出全为X (6篇回复)
- FPGA入门基础与项目实践 (5篇回复)
- Microchip 为什么选择FPGA，而非MCU？ 直播中！ (1篇回复)
- EEWORLD大学堂----Verilog HDL数字集成电路设计原理与应用 (1篇回复)
- FPGA权威指南 (17篇回复)