议一议：DCDC 输出电容的位置和纹波噪声的关系

MrKingMCU

议一议：DCDC 输出电容的位置和纹波噪声的关系 [复制链接]

 

今天测量DCDC的纹波和噪声，发现和要求不符，这个案子定义的电源的纹波和噪声都要小于100mV。
我在输出端增加电容，效果甚微。另外发现DCDC的输出电容的位置和我想的不一样。电路图如下：

我个人的理解是，就像原理图里面画的一样，点解电容C294应该放到最靠近电感的地方，其他电容按照容值大小依次排列。
但是通过pcb文件我们可以看到，电感出来之后，先经过了两颗22uF的电容，然后才是电解电容和三颗0.1uF的电容。

我的疑问有以下几点，
1、 datasheet.pdf (205.8 KB, 下载次数: 30)

2015-1-21 21:22 上传

点击文件名下载附件

，通过datasheet可以看到，输出并没有电解电容，在这里增加这颗电解电容的目的何在？
2、这颗电解电容的位置是否正确？为什么？我们在对IC的电源pin上电容的处理，都是较小值的电容放靠近IC侧，依次向外排列（至少我是这样处理的）
3、当出现纹波和噪声过大的情况，我们应当如何解决？（不使用磁珠，这是我们老大规定的，不知道处于什么考虑，难道是成本？）

jackfrost

这样也可以吧，距离最近的是2颗小体积22UF的陶瓷电容，也足够发挥作用了，布线要求输出电容跟开关所构成的环路面积最小，因为环路是电感，环路面积大电感就大了，影响滤波效果，纹波就会大。那个330U的电解貌似不是必要的，可能是考虑到瞬态响应，在负载瞬间大电流的情况下，大电解出力不至于输出电压跌太多。你要观察输出波形，看清楚到底是纹波大呢还是开关导致的脉冲尖峰大，具体问题具体分析。尖峰大的话需要在SW到地加上一根RC吸收网络，调整好的话可以大大降低脉冲尖峰，但是会稍稍降低些效率。纹波主要就是芯片本身和布线的关系，如果这方面没法改进了，那就在后端增加CLC滤波吧，磁珠效果应该也是不错的，不让用的原因你自己问问你们老大吧

dontium

1、滤波电容的放置，要使敏感回路的长度最小，PCB布线不能绕圈圈。
2、频率较高的波纹更要求回路阻抗最小，所以，电解电容可以放远一些，而让瓷片电容靠内。
3、原理图中一般只是指电气连接，并不能代表实际的放置位置。----否则它就是PCB了。最多是在原理图中注明。
4、波纹大，与滤波电容有关，但更与电路的工作状态有关。所以，找问题不能只看滤波电容。

maychang

3楼说得对，瓷片电容应该放在最近处，电解电容远些没有关系。
纹波问题相当复杂，除电容之外，还有多种其它因素会影响纹波。

MrKingMCU

jackfrost 发表于 2015-1-22 10:18
这样也可以吧，距离最近的是2颗小体积22UF的陶瓷电容，也足够发挥作用了，布线要求输出电容跟开关所构成的环路面积最小，因为环路是电感，环路面积大电感就大了，影响滤波效果，纹波就会大。那个330U的电解貌似不是必要的，可能是考虑到瞬态响应，在负载瞬间大电流的情况下，大电解出力不至于输出电压跌太多。你要观察输出波形，看清楚到底是纹波大呢还是开关导致的脉冲尖峰大，具体问题具体分析。尖峰大的话需要在SW到地加上一根RC吸收网络，调整好的话可以大大降低脉冲尖峰，但是会稍稍降低些效率。纹波主要就是芯片本身和布线的关系，如果这方面没法改进了，那就在后端增加CLC滤波吧，磁珠效果应该也是不错的，不让用的原因你自己问问你们老大吧

如果在SW到地上增加RC吸收网络，要怎么确定参数？

MrKingMCU

dontium 发表于 2015-1-22 10:58
1、滤波电容的放置，要使敏感回路的长度最小，PCB布线不能绕圈圈。
2、频率较高的波纹更要求回路阻抗最小，所以，电解电容可以放远一些，而让瓷片电容靠内。
3、原理图中一般只是指电气连接，并不能代表实际的放置位置。----否则它就是PCB了。最多是在原理图中注明。
4、波纹大，与滤波电容有关，但更与电路的工作状态有关。所以，找问题不能只看滤波电容。

2、频率较高的波纹更要求回路阻抗最小，所以，电解电容可以放远一些，而让瓷片电容靠内。
=》这里说的靠内是指靠近DCDC？
4、波纹大，与滤波电容有关，但更与电路的工作状态有关。所以，找问题不能只看滤波电容。
=》还是没有考虑周全，我只想到了滤波电容的ESR值会影响到纹波，另外电感和输出电容的LC也会影响到纹波。至于电路的工作状态要怎么考虑？

MrKingMCU

maychang 发表于 2015-1-22 12:00
3楼说得对，瓷片电容应该放在最近处，电解电容远些没有关系。
纹波问题相当复杂，除电容之外，还有多种其它因素会影响纹波。

确实这个问题还是第一次仔细思考，牵一发动全身，我考虑问题还是不够全面

xuwangqing

影响输出纹波1.会跟着你的负载有很大关系。2.输入端电纺波过大.3输出虑波不好。能常纺波电压波形与电容的纹波电流是负载用电流波型。可跟频率的大小调整电容的值和位置

dontium

MrKingMCU 发表于 2015-1-22 15:36
2、频率较高的波纹更要求回路阻抗最小，所以，电解电容可以放远一些，而让瓷片电容靠内。
=》这里说的靠内是指靠近DCDC？
4、波纹大，与滤波电容有关，但更与电路的工作状态有关。所以，找问题不能只看滤波电容。
=》还是没有考虑周全，我只想到了滤波电容的ESR值会影响到纹波，另外电感和输出电容的LC也会影响到纹波。至于电路的工作状态要怎么考虑？

DCDC？它是指整个的电路。我指的是敏感回路的内侧。

断续、连续……

自激（附加的振荡）与否……

lygogyl

留个记号

sdx474621895

期待大家跟多的讨论。

ibudget

MARK

mingyun1992

mark

y_qiyong

来自TI 73605 DCDC的布局建议：

1. Place ceramic high frequency bypass capacitors as close as possible to the PVIN and PGND pins, which are
right next to each other on the package. Place the small value ceramic capacitor closest to the pins. This is
very important for EMI performance.
 

不亦心

这板子布的。。。

芯片逆时针旋转90度，电感顺时针旋转90度，功率回路不更顺畅吗

贴片电容摆的位置也是稀碎