2721|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

问题分析,大家热情指教,共同提高 [复制链接]

在quartus中写如下的代码:
module test(go,out);
input go;
output out;
wire out;
reg out1;
assign out=out1;
always @(negedge go)
begin
   out1=1'b1;   
   #10 out1=1'b0;  
end
endmodule
然后新建波形测试文件,设置go信号为几个方波,按道理说,out应该有变化,但是仿真结果,out没有任何变化。本人初学,各位高手帮忙啊。。。。
此帖出自FPGA/CPLD论坛

最新回复

always @(negedge go) begin    out1=1'b1;       #10 out1=1'b0;   end go下降沿out1变化,开始out1为1,过10ns且go下降沿,out为0,之后就不会变化了  详情 回复 发表于 2010-3-23 10:38
点赞 关注
 

回复
举报

875

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
always @(negedge go)
begin
   out1=1'b1;   
   #10 out1=1'b0;  
end
go下降沿out1变化,开始out1为1,过10ns且go下降沿,out为0,之后就不会变化了
此帖出自FPGA/CPLD论坛

赞赏

1

查看全部赞赏

 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表