多片FPGA连接时管脚数目有限的难题

xiaoxin1

多片FPGA连接时管脚数目有限的难题 [复制链接]

在用FPGA对ASIC做原型验证的时候，ASIC内部模块间的端口数目较大，而多片FPGA之间的管脚数目相对来说却比较有限，对于这个问题，大虾们是怎么解决的？
谢谢～

zero3360

那就需要tradeoff一下。毕竟FPGA验证也很重要，所以要尽量减少FPGA之间的接口数目。
或者你再分割FPGA的时候要注意一些技巧，使得接口复杂的模块尽量放到一个FPGA中。
如果你pin不够那就要修改逻辑，将接口瘦身。时分复用没尝试过，如果能控制好，而且速率方面没有问题，应该也可以。但是我觉得还是将接口瘦身吧，去掉不必要的。如果那也不行，那就是你们硬件选型的时候决策有问题了。