5407|2

846

帖子

1

TA的资源

五彩晶圆(高级)

楼主
 

逻辑内建自测移相器的设计与优化* [复制链接]

逻辑内建自测(Logic BIST)测试结构是今后系统芯片(SOC)设计中芯片测试的发展方向。由于 LFSR(线性反馈移位寄存器)生成的伪随机序列的高相关性导致故障覆盖率达不到要求,采用移相器可以降低随机序列的空间相关性,提高 Logic BIST 的故障覆盖率。本文分析了移相器的数学理论并提出了移相器设计与优化算法。该算法可以得到最小时延与面积代价下的高效移相器。

2405.rar

51.49 KB, 下载次数: 9

最新回复

谢谢楼主分享   详情 回复 发表于 2021-5-7 11:13
点赞 关注
个人签名生活就是一场真人秀!
 
 

回复
举报

134

帖子

0

TA的资源

一粒金砂(高级)

沙发
 
采用移相器可以降低随机序列的空间相关性,提高 Logic BIST 的故障覆盖率
个人签名深圳LED显示屏厂家www.gtek.hk全彩LED显示屏
 
 
 

回复

661

帖子

0

TA的资源

纯净的硅(初级)

板凳
 

谢谢楼主分享

 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表