3044|1

265

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

a <= c?d?1:0:1;这个语句到底是如何执行的? [复制链接]

always @ (posedge clk or posedge rst)
        if (rst)
            a <= c?d?1:0:1;
        else if (c)
            a <= b;
此帖出自FPGA/CPLD论坛

最新回复

这个代码看起来让人眩晕,不推荐这么整! --- 可等价改为 CODE: always @ (posedge clk or posedge rst)         if (rst)             a   详情 回复 发表于 2009-12-11 10:37
点赞 关注
 

回复
举报

78

帖子

0

TA的资源

一粒金砂(中级)

沙发
 
这个代码看起来让人眩晕,不推荐这么整!
---
可等价改为 CODE:
always @ (posedge clk or posedge rst)
        if (rst)
            a <= ~c|d;
        else if (c)
            a <= b;异步信号 rst到来时,根据当前的~c|d 来决定到底是 清零还是 置一,rst无效的正常情况,将b装入寄存器 a。
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表