关于verilog的几点疑问

number007cool · 发表于2009-10-17 21:38

关于verilog的几点疑问 [复制链接]

1、请问verilog中：
1）4'h9,4'd9有什么区别？
2）4'd1,4'h1,4'b1又有什么区别？
我在写程序的过秤中经常遇到熟知的问题二相当的头疼。
依照老师的说法：1）中，4'h9指的是用四位二进制数表示的16进制数9，4'd9指的是用四位二进制数表示的十进制数9，那么他们相等么？
但是我做过测试，上面的那种说法似乎对又似乎不对。请高手指点！！！！！！！
2、verilog中经常涉及到在两个always中对同一个变量进行赋值，但是这样的话，在编译的时候就会提示出错，因为两个always之间可能存在冲突！请问优美有什么好的办法可一达到要求的效果，但又可以避免这种冲突。
谢谢指点！

number007cool · 发表于2009-10-17 23:16

希望各位大侠能够踊跃发言！！！谢谢！

yuji0boy · 发表于2009-10-18 20:46

第一个问题貌似没考虑过，好像也没碰到这样的问题，因为一般都习惯用h.
第二个问题吗，很笼统了。实际问题中体验吧。我也是菜鸟

lmlaizhou · 发表于2009-10-19 08:56

第一个问题貌似没考虑过，好像也没碰到这样的问题，因为一般都习惯用h.
第二个问题吗，很笼统了。实际问题中体验吧。我也是菜鸟

wanggq · 发表于2009-10-19 09:45

第一个问题，两者数值相等，
第二个问题，在工程中变量只在一个always块中定义……

fycom200 · 发表于2009-10-19 13:46

第一个问题自己思考
第二个问题请遵守夏宇文说的变量赋值规则，即不允许在两个always块中对同一变量赋值

sadlife1000 · 发表于2009-10-19 18:25

1.一个是16进制另一个是十进制
2.一个十进制，二进制
2不能对两个变量同时赋值，本来就是并行操作的
:L

number007cool · 发表于2009-10-22 20:58

请问8'h10和 8'd10，不同又在哪里？它们相等吗？

gauson · 发表于2009-10-23 10:06

请问8'h10和 8'd10，不同又在哪里？它们相等吗？
前一个用8位二进制表示16进制的10 ，既二进制：00010000
后一个用8位二进制表示十进制的10，既二进制：00001010

number007cool · 发表于2009-10-25 20:25

多谢各位的指教！

number007cool · 发表于2009-10-28 11:02

最后一个问题，4‘d23，2’d9是不是都不合法？

number007cool · 发表于2009-10-28 11:03

最后一个问题，4‘d23，2’d9是不是都不合法？

number007cool · 发表于2009-10-29 14:49

最后一个问题，4‘d56和2’d3，他们和法么？

00yaliang

不合法

eeleader

回复楼主问题：

1. 第一个问题，我的理解如下：

4‘h9,4'd9 都是表示9，只是表示的形式不同；

4’H9中的9表示的0，1，3，----，9，A,B,C,D,E,F中的9；，但前面的4表示二进制的位数。

4‘D9中的9表示的0，1，3，----，9 的9，但前面的4表示二进制的位数。

所以，4’h9 等效4‘b1001; 4'd9等效4'b1001;需要注意的

4个二进制最大只能表示15.

所以程序设计注意这个问题。

比如reg[3:0] :a;

a<=4'd9; 则a=4'b1001;

如果a<=4'd16; 则a=4'b0000;

同理第二个问题，也是一样。

第三个问题，则理解就不存在问题了

关于verilog的几点疑问 [复制链接]

最新回复

第一个问题貌似没考虑过，好像也没碰到这样的问题，因为一般都习惯用h.

回复 9楼 number007cool 的帖子

回复 10楼 gauson 的帖子

回复 10楼 gauson 的帖子