gpio输出

结束是开始

gpio输出 [复制链接]

stm8l152 芯片某个输出引脚不能置0 ，       GPIO_LOW(GPIOD,GPIO_Pin_0);                                                              GPIO_LOW(GPIOD,GPIO_Pin_1);
                                                            GPIO_Init( GPIOD, GPIO_Pin_0, GPIO_Mode_Out_PP_High_Fast);        //推挽输出
                                                            GPIO_Init( GPIOD, GPIO_Pin_1, GPIO_Mode_Out_PP_High_Fast);        //推挽输出
                                                           #define GPIO_LOW(a,b)                a->ODR&=~b

在上面代码执行过程中，发现d0输出始终为高（万用表测量2.5v） 同样的配置d1输出为零，什么原因？

ddllxxrr

管脚时钟没有开启

结束是开始

ddllxxrr 发表于 2018-8-24 12:17
管脚时钟没有开启

在stm8l里面没有管脚时钟啊。
  CLK_Peripheral_TIM2    = (uint8_t)0x00, /*!< Peripheral Clock Enable 1, TIM2 */
  CLK_Peripheral_TIM3    = (uint8_t)0x01, /*!< Peripheral Clock Enable 1, TIM3 */
  CLK_Peripheral_TIM4    = (uint8_t)0x02, /*!< Peripheral Clock Enable 1, TIM4 */
  CLK_Peripheral_I2C1    = (uint8_t)0x03, /*!< Peripheral Clock Enable 1, I2C1 */
  CLK_Peripheral_SPI1    = (uint8_t)0x04, /*!< Peripheral Clock Enable 1, SPI1 */
  CLK_Peripheral_USART1  = (uint8_t)0x05, /*!< Peripheral Clock Enable 1, USART1 */
  CLK_Peripheral_BEEP    = (uint8_t)0x06, /*!< Peripheral Clock Enable 1, BEEP */
  CLK_Peripheral_DAC     = (uint8_t)0x07, /*!< Peripheral Clock Enable 1, DAC */
  CLK_Peripheral_ADC1    = (uint8_t)0x10, /*!< Peripheral Clock Enable 2, ADC1 */
  CLK_Peripheral_TIM1    = (uint8_t)0x11, /*!< Peripheral Clock Enable 2, TIM1 */
  CLK_Peripheral_RTC     = (uint8_t)0x12, /*!< Peripheral Clock Enable 2, RTC */
  CLK_Peripheral_LCD     = (uint8_t)0x13, /*!< Peripheral Clock Enable 2, LCD */
  CLK_Peripheral_DMA1    = (uint8_t)0x14, /*!< Peripheral Clock Enable 2, DMA1 */
  CLK_Peripheral_COMP    = (uint8_t)0x15, /*!< Peripheral Clock Enable 2, COMP1 and COMP2 */
  CLK_Peripheral_BOOTROM = (uint8_t)0x17,/*!< Peripheral Clock Enable 2, Boot ROM */
  CLK_Peripheral_AES     = (uint8_t)0x20, /*!< Peripheral Clock Enable 3, AES */
  CLK_Peripheral_TIM5    = (uint8_t)0x21, /*!< Peripheral Clock Enable 3, TIM5 */
  CLK_Peripheral_SPI2    = (uint8_t)0x22, /*!< Peripheral Clock Enable 3, SPI2 */
  CLK_Peripheral_USART2  = (uint8_t)0x23, /*!< Peripheral Clock Enable 3, USART2 */
  CLK_Peripheral_USART3  = (uint8_t)0x24,  /*!< Peripheral Clock Enable 3, USART3 */
  CLK_Peripheral_CSSLSE  = (uint8_t)0x25   /*!< Peripheral Clock Enable 3, CSS on LSE */

结束是开始

结束是开始 发表于 2018-8-24 13:17
在stm8l里面没有管脚时钟啊。
  CLK_Peripheral_TIM2    = (uint8_t)0x00, /*!< Peripheral Clock Enabl ...

而且我看的其他的引脚都正常。

ddllxxrr

结束是开始 发表于 2018-8-24 13:17
而且我看的其他的引脚都正常。

外围电路没有上拉电阻么？？？？如果没有那么让明这个管脚坏了

结束是开始

ddllxxrr 发表于 2018-8-24 14:30
外围电路没有上拉电阻么？？？？如果没有那么让明这个管脚坏了

你的意思是：因为没有上拉电阻。1脚外围电路也没有啊

ddllxxrr

结束是开始 发表于 2018-8-24 15:10
你的意思是：因为没有上拉电阻。1脚外围电路也没有啊

不是，我是说高电平是不是因为有上拉电阻，如果没有就考虑一下是否管脚真地坏了。或者什么地方没设对

结束是开始

好的，谢谢。