基于FPGA的数据采集器

napianlvse

基于FPGA的数据采集器 [复制链接]

本帖最后由 paulhyde 于 2014-9-15 04:13 编辑

基于FPGA的数据采集器摘要：设计了以FPGA为核心逻辑控制模块的高速数据采集系统。设计中采用了自顶向下的方法，将FPGA依据功能划分为几个模块，详细论述了各模块的设计方法和控制流程。 FPGA模块设计使用Verilog HDL语言，在Quartus Ⅱ4.0 中实现软件设计和完成仿真。本论文给出了一些模块的仿真图形。整个采集系统可实现输出16位最大工作频率为200 kHz的模拟信号采集。关键词：FPGA；A/D；数据采集；Verilog HDL 语言

linhaiqing60

本帖最后由 paulhyde 于 2014-9-15 04:13 编辑

好东西，下下来看看，很有用啊！！！

yang_xian521

本帖最后由 paulhyde 于 2014-9-15 04:13 编辑

很不错的材料哦，顶一个

676748500

本帖最后由 paulhyde 于 2014-9-15 04:13 编辑

下下来看看，谢谢楼主了，谢谢啦

ceolach

买来学习学习。谢谢分享

基于FPGA的数据采集器 [复制链接]

最新回复

浏览过的版块