关于一种测频仪的设计的方法

king0529

关于一种测频仪的设计的方法 [复制链接]

附件里是设计的一个思路，其中   [size=89%][size=75%]n由8MHz的晶振分频至0.8Hz，作为闸门信号
[size=89%][size=75%]n闸门信号：占空比为80%，低电平时间为0.25s，高电平时间为1s（闸门）
[size=89%][size=75%]n用选择器的目的在于减少单片机引脚的使用
[size=89%][size=75%]n可每次读取一个显示位所对应的数据
请教高手，这个设计具体应该怎么做？单片机用C语言编写，CPLD该怎么编写？
小弟初次发帖，还请高手指教

huchuan987

现在我有几个问题：

一、Signal的频率高不高？？它的频率变化大不大？？？

二、你要显示的数据要达到多大？？？6位还是更多？？？

三、你的选择器是怎么个用法？？？在这个方框图上表达的不是很清楚。

如果你要显示的数据不是太大，完全可以不要选择器。

king0529

多谢斑竹的支持，用选择器的目的在于减少单片机引脚的使用，频率测量范围的要求是1Hz-10MHz（输入信号幅度为0.5V-5V）。显示的数据因为要达到10M，所以需要8位显示

njlianjian

最好能将你的要求写得详细一点 看了你的框图 还是没能理解

king0529

多谢斑竹支持，频率测量范围的要求是1Hz-10MHz（输入信号幅度为0.5V-5V）。显示的数据因为要达到10M，所以需要8位显示，误差主要来自闸门时间相对误差。对频率准确度的基本要求为0.1% (f>1000Hz时)。f为10MHz时，频率绝对误差不大于100Hz。f小于1000Hz时，频率绝对误差不大于0.5Hz，要求采用单片机对低频输入信号测频。在一定时间间隔T内测得信号的周期性变化次数为N，则其频率可表示为： f=N/T    ，希望版主给详细点的解答，我刚入门，谢谢啊