2638|4

288

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

signaltap II综合assign语句的问题 [复制链接]

直接将输入到FPGA的晶振时钟信号clk,利用语句assign clk_out = clk将其输出给其他的IC使用,在用signaltap II仿真的时候,看不到clk_out的波形(一直为低电平)。请问一下,这是什么原因?
此帖出自FPGA/CPLD论坛

最新回复

根据奈圭斯特采样定律,signal tapⅡ的采样时钟应大于等于信号频率的两倍,最好用驱动该信号的工作时钟作为采样时钟。  详情 回复 发表于 2018-9-4 15:01
点赞 关注(1)
 

回复
举报

304

帖子

0

TA的资源

一粒金砂(高级)

沙发
 
时钟是一样的,当然看不到,应该用高一点的时钟才行。。。。。。。。。。。。
此帖出自FPGA/CPLD论坛

点评

好吧,我还以为加了个assign,就会是一个普通的信号,没想到还是被系统发现是自己的时钟  详情 回复 发表于 2018-8-12 22:21
 
 

回复

288

帖子

0

TA的资源

一粒金砂(高级)

板凳
 
constant 发表于 2018-8-10 16:52
时钟是一样的,当然看不到,应该用高一点的时钟才行。。。。。。。。。。。。

好吧,我还以为加了个assign,就会是一个普通的信号,没想到还是被系统发现是自己的时钟
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

2

TA的资源

一粒金砂(中级)

4
 
平漂流 发表于 2018-8-12 22:21
好吧,我还以为加了个assign,就会是一个普通的信号,没想到还是被系统发现是自己的时钟

根据奈圭斯特采样定律,signal tapⅡ的采样时钟应大于等于信号频率的两倍,最好用驱动该信号的工作时钟作为采样时钟。
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

2

TA的资源

一粒金砂(中级)

5
 
平漂流 发表于 2018-8-12 22:21
好吧,我还以为加了个assign,就会是一个普通的信号,没想到还是被系统发现是自己的时钟

根据奈圭斯特采样定律,signal tapⅡ的采样时钟应大于等于信号频率的两倍,最好用驱动该信号的工作时钟作为采样时钟。
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条
福禄克有奖直播:高精度测温赋能电子制造 报名中!
直播时间:2025年2月28日(周五)上午10:00
直播主题:高精度测温赋能电子制造
小伙伴们儿快来报名直播吧~好礼等你拿!

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表