怎样实现5分频

he1100

怎样实现5分频 [复制链接]

如何实现5分频呢？双数的本人会，但是单数的就。。。呵呵！如果哪位高手有好的源代码，能否让我参考一下，万分感谢！

starflying

呵呵
我也想知道

重生成妖最新章节

mfg875

●假如是用FPGA，好办，先用片内的PLL做个2倍频，然后10分频。
●假如分频后的时钟并不要求50%占空比，做个3-5开或1-4开的5分频很容易。
●假如存在另一高速时钟，而要分频的却是慢信号的话，可利用高速时钟数跃变沿的个数控制反转。
可能还有其他办法。

fxfeiyi

process (clk)
begin
if (clk`event and clk ='1') then
  if p="100" then p<="00";
  else
p<=p+1;
  end if;
end if;
end process;

process (clk)
begin
if (clk`event and clk ='0') then
  if p="100" then p<="00";
  else
p<=p+1;
  end if;
end if;
end process;

pout<='1' when p[2...1]="00" or q[2...1]="00";
大概意思是这样！
再自己看下

niceky

library ieee;
use ieee.std_logic_1164.all;

entity fredevider5 is
port
( clkin: in std_logic;
clkout: out std_logic
);
end;

architecture behavior of fredevider5 is
signal counter:integer range 0 to 4;
signal temp1,temp2:std_logic;
begin
process(clkin)
begin
if rising_edge(clkin) then
if counter=4 then
counter<=0;
temp1<= not temp1;
else
counter<=counter+1;
end if;
end if;

if falling_edge(clkin) then
if counter=2 then
temp2<= not temp2;
end if;
end if;
clkout<=temp1 xor temp2;
end process;
end;

看下波形就明白分频原理了