FIFO内部动作的执行时序问题

HAORUIMIN

FIFO内部动作的执行时序问题 [复制链接]

当读写请求来了之后，FIFO内部的读写空满标志位，还有读写usedw，读写数据，这些操作的顺序是怎么执行的，哪个在先哪个在后，哪个跟哪个是同时的？求解决！！！

gs001588

既然是FPGA，那就调个程序仿真看看。
只有不满的时候，才允许写；只有不空的时候，读出的数才有效。
写一个数后usedw就加一，读一个后就减一。
还可以有半满，1/4满等信号，那都是为了快速读写的。