本帖最后由 peixiuhui 于 2017-5-19 16:02 编辑
HW335X-CORE核心板硬件手册 描述:本文档对HW335X-CORE核心板的 资源、工作环境、机械特性、引脚定义及底板设计注意事项 进行了描述。 1.资源介绍1.1 CPUHW335X-CORE是基于TI AM335X工业级处理器的嵌入式核心板。采用32位RISC ARM CortexTM-A8架构,主频800MHz,及32KB L1、256KB L2二级缓存。 默认出厂CPU型号,采用无铅工艺的AM3352BZCZDL80,如下图: 处理器拥有以下特点: l NEON™ SIMD 协处理器 l 伴有单错检测( 奇偶校验)的32KB L1指令高速缓存和32KB L1数据高速缓存 l 伴有错误纠正码( ECC)的 256KB L2 高速缓存 l 含纠错码(ECC)的256KB L2 高速缓存 l 176KB片载启动ROM l 64KB片内RAM 1.2板载资源l 存储 1片DDR3 256MB (可扩选512MB) 1片4G e.MMC、256M SLC NandFlash(可选) 1片4MB SPI Norflash(可扩选8MB) l 音频 2个多通道音频串行端口(McASPs),支持TDM、I2S、SPDIF、IEC60958-1、和AES-3 l 千兆以太网 PHY采用低功耗的AR8035, 支持10M/100M/1000Mbps自适应,最多支持2路千兆网络 l 显示:LCD控制器 最高24位数据输出,每像素8位(RGB) 分辨率高达1366 x 768(最大频率像素时钟126MHz) l 2路USB2.0 Host + PHY高速480 Mbps USB2.0,1路OTG与Host复用 l 2路CAN l 6路UART l 3路I2C主/从接口(标准模式频率高达100kHz,快速模式频率高达400kHz) l 3路MMC/SD/SDIO 端口(高达48-MHz。与MMC4.3和SD/SDIO2.0兼容) l 多达4组GPIO每组32个GPIO(与其他功能引脚复用) l 1路电源指示灯,1路系统心跳灯(用户可自定义用处,默认为系统心跳灯) 2.工作环境3.电气特性
4.机械特性
规格尺寸图,(光盘中提供AD格式封装库): 注: 左上角的框与右下角的圆为固定孔,同时也是核心板方向标示。 5. 引脚定义接口原理图,详情请参考HW335X-CORE核心板原理图: 接口原理图中所有引脚的网络标号,均是CPU引脚定义名称,而非信号名称,如下图: l ETHER_D0_P ETHER_D0_NETHER_D1_P ETHER_D1_N等这几个引脚为核心板上PHY AR8035输出脚,详情参考HW335X-CORE核心板原理图。 6.底板设计注意事项l 核心板推荐供电电压为3.3V,电流大于600mA。 l 核心板普通IO均为3.3V电平,但需注意AD接口电平为1.8V,核心板已提供ADC电源,并且通过VDD_ADC GND_ADC回供给底板,仅供AD测试使用,不使用时应悬空,即VDD_ADC GND_ADC为1.8V电源输出。 l 工控底板设计默认使用外部RTC时钟,VDDS_RTC引脚不需连接任何电源。如果使用内部RTC,需要给核心板VDDS_RTC引脚提供1.8V后备电源,严禁使用3V电池直接连接该引脚。 l USB0接口USB_VBUS0引脚严禁上电直接连接至5V,否则进入USB0下载模式,无法正常启动,可以参考底板硬件设计手册。 l XDMA_EVENT_INTR0 上电后默认配置为25M时钟输出,使用此引脚时需要注意。XDMA_EVENT_INTR1已与核心板的心跳灯D1相连,使用此引脚时需要注意。 l JTAG口引脚最好不做他用,如JTAG_EMU0作为GPIO3_7下拉,会导致系统不能启动。 l Nandflash版本核心板以下引脚底板使用时需注意,与核心板NandFlash复用: GPMC_AD0-GPMC_AD7 GPMC_WAITGPMC_Oen_REn GPMC_BE0n_CLE GPMC_ADVn_ALE GPMC_WEn GPMC_WPn 只能作为总线使用,不能另作他用如GPIO。 EMMC版本核心板以下引脚务必NC,与emmc复用: GPMC_AD0-GPMC_AD7 GPMC_CS1n GPMC_CS2n l 第一路RGMII接口已经在核心板上与PHY相连,未引出,除此之外几乎CPU所有引脚都引出,方便客户使用。
|