AD覆铜为啥所有net都盖上去了呢？

johnrey

AD覆铜为啥所有net都盖上去了呢？ [复制链接]

 

搜了网上的一些帖子，应该没啥问题啊。all net 连接到地。效果是这样的

配置是这样的

okhxyyo

可能是间距太小接近于0，看上去就好像全部连接哦。。你把间距设置大了再试试看。其次你选择的是实铺，可以换成第二种网格铺法试试看。
这种看上去好像全部连上的现象也有好多网友碰到。好些原因就是我上面所说的。

huaiqiao

勾选，如下图选项。看看

johnrey

huaiqiao 发表于 2016-12-16 10:59
勾选，如下图选项。看看

还是老样子呢。我都奇怪死了。以前都是正常的。

huaiqiao

johnrey 发表于 2016-12-16 11:19
还是老样子呢。我都奇怪死了。以前都是正常的。

把PCB文件发给我。。。。。我看看。。。。。。

johnrey

huaiqiao 发表于 2016-12-16 11:26
把PCB文件发给我。。。。。我看看。。。。。。

谢谢啦 PCB2.PcbDoc (563.5 KB, 下载次数: 30)

2016-12-16 11:47 上传

点击文件名下载附件

johnrey

okhxyyo 发表于 2016-12-16 10:50
可能是间距太小接近于0，看上去就好像全部连接哦。。你把间距设置大了再试试看。其次你选择的是实铺，可以 ...

clearance吗？设到50mil还是一样的。网格铺也试了。我觉得应该是某个特别低级的错误。因为没怎么画过板，又好久没画了

huaiqiao

johnrey 发表于 2016-12-16 11:47
谢谢啦

我感觉你的图有种，很怪的感觉。看图示初学是吧。
你是整个工程么？原理图库和pcb封装库在不在工程中？

还有一种感觉很怪，你的板框居然在底层和顶层都是灰色的。

我建议你初学的时候，不要着急去动不动就连线。建议先从原理图库的建立，封装库。

还有你留个邮箱，我给你发点初学者的资料。

还有，你的板子真的好奇怪，我不知道为什么板框是灰色的。。。。。。。你到底做了什么。。。。我不清楚。。。你自己不觉得奇怪么？

johnrey

huaiqiao 发表于 2016-12-16 12:17
我感觉你的图有种，很怪的感觉。看图示初学是吧。
你是整个工程么？原理图库和pcb封装库在不在工程中？
...

enna，一眼就被看出来啦，我是初学的。自己建了一个intlib，一边加元件，然后一边学着画sch，做pcb。我现在把lib，和prj都传上来，帮我看看。边框变灰是因为按了shift+S，这样看起来清楚一点，现在已经切回去了。整个板子就是单片机连一个RFID模块，准备去腐蚀来看看功能来着。我的邮箱johnrey@163.com，多多指教，附件里面是整个工程
mySTC51.zip (2.2 MB, 下载次数: 11)

2016-12-16 13:17 上传

点击文件名下载附件

huaiqiao

johnrey 发表于 2016-12-16 13:17
enna，一眼就被看出来啦，我是初学的。自己建了一个intlib，一边加元件，然后一边学着画sch，做pcb。我现 ...

我表示我败了，你的pcb怎么弄出来的，我就不知道了。
反正跟其他人的，包括我自己的都不一样，这样我给你发的资料，你好好看。
然后你pcb要按照正常流程走。恕我眼拙，我的确看不来你的pcb到底哪里被动了，反正还是那个感觉，很怪。

johnrey

huaiqiao 发表于 2016-12-16 14:32
我表示我败了，你的pcb怎么弄出来的，我就不知道了。
反正跟其他人的，包括我自己的都不一样，这样我给 ...

我觉得流程还好吧，画原理图，annotate，选封装，然后du到PCB，布局，布线，keepout画了个框。就是到覆铜就over了。我觉得应该是个很低级的错误，我再仔细找找

johnrey

huaiqiao 发表于 2016-12-16 14:32
我表示我败了，你的pcb怎么弄出来的，我就不知道了。
反正跟其他人的，包括我自己的都不一样，这样我给 ...

看了教程，现在好了，就是有个疑问，这个覆铜和all的clearance必须要设吗？原来原始的10mil（ALL）（ALL）难道对覆铜不起作用？

huaiqiao

johnrey 发表于 2016-12-16 14:53
看了教程，现在好了，就是有个疑问，这个覆铜和all的clearance必须要设吗？原来原始的10mil（ALL）（ALL ...

你图示的这个规则是设置铺铜间距的，所以这个规则设置了，只是对铺铜间距起作用。
如果其他的不做设置，那个安全距离应该是默认的10mil的。

okhxyyo

huaiqiao 发表于 2016-12-16 15:14
你图示的这个规则是设置铺铜间距的，所以这个规则设置了，只是对铺铜间距起作用。
如果其他的不做设置， ...

不不不，这个要看规则优先级的。

okhxyyo

johnrey 发表于 2016-12-16 11:52
clearance吗？设到50mil还是一样的。网格铺也试了。我觉得应该是某个特别低级的错误。因为没怎么画过板， ...

你的规则设置的优先级设置对了吗？注意看我前面的建议，1，改规则，改的时候要注意规则设置是否有误以及优先级是否调整对了。如果你的一般间距的优先级比你铺铜间距的优先级高，那你铺铜间距这条白设了。。其二。你铺的实心铜上面设置的几个参数设置的太小了。0.5mil你是怎么想的。。其三，建议你采用网格铺铜，就是你截图中的最上面一栏中的第二个。hatched。。

johnrey

我的意思是All里面不包含覆铜吗？如果包含的话，那至少也有10mil的间距啊？

johnrey

0.5mil是指实心覆铜的第二个参数吗？那个不是多边形和圆的差异度吗？越小就越接近圆

huaiqiao

johnrey 发表于 2016-12-16 17:34
我的意思是All里面不包含覆铜吗？如果包含的话，那至少也有10mil的间距啊？

是的，包含的，但是 我觉得可能是你哪个地方操作的不对导致，你这个板子很简单，重新给原理图中的元件添加封装后， 重新eco后，update到pcb看看。

小米良

huaiqiao 发表于 2016-12-16 18:26
是的，包含的，但是 我觉得可能是你哪个地方操作的不对导致，你这个板子很简单，重新给原理图中的元件添 ...

你好，我现在自学PCB，可以给我发一下初学者的学习资料么，邮箱是1151190610@qq.com，谢谢了