24949|11

116

帖子

2

TA的资源

一粒金砂(中级)

楼主
 

AD09的ERC检查及选项请教如何设置?? [复制链接]

 
我这边常用的ERC检查是将线路板文件和原理图文件同时放到一个项目下,然后关联。然后在信息窗口查看报错内容,不知道大家是不是也这样用的??或者有更换的办法
我现在遇到的问题:原理图很多错误无法检查,比如引脚悬空等等。。找不到检查选项在哪里设置。
此帖出自PCB设计论坛

最新回复

在Project下,编译全部PCB Project不行?   详情 回复 发表于 2016-12-7 18:56
点赞 关注
 

回复
举报

116

帖子

2

TA的资源

一粒金砂(中级)

沙发
 
顺便追问下,NO ERC 这个好像没啥用啊。悬空的时候不发NO ERC也没报错
此帖出自PCB设计论坛
 
 

回复

1万

帖子

203

TA的资源

管理员

板凳
 
给你呼叫几个人,,我这边电脑上没安软件,没办法好好的操作给你看,囧。
@huaiqiao
@人民币的幻想
@残雪
此帖出自PCB设计论坛
加EE小助手好友,
入技术交流群
EE服务号
精彩活动e手掌握
EE订阅号
热门资讯e网打尽
聚焦汽车电子软硬件开发
认真关注技术本身

点评

女神,收到。。。。我这几天忙一点。周三以后,一大堆板子来袭。。。。。等我调试。。。。。 @675452482 说点自己的看法,原理图的编译,这个编译我记得是编译电气性能的东西,所以其他一些细节,需要楼主自己  详情 回复 发表于 2016-12-6 15:25
个人签名玩板看这里:
https://bbs.eeworld.com.cn/elecplay.html
EEWorld测评频道众多好板等你来玩,还可以来频道许愿树许愿说说你想要玩的板子,我们都在努力为大家实现!
 
 
 

回复

855

帖子

5

TA的资源

一粒金砂(高级)

4
 

是这个吗?
此帖出自PCB设计论坛

点评

貌似就是这个,我的是AD9,不知如何调出来这个界面  详情 回复 发表于 2016-12-6 16:52
个人签名作为一个菜逼,干货并没有多少。唯一会的就是水,所以回帖水分大。望见谅!
 
 
 

回复

4177

帖子

9

TA的资源

五彩晶圆(高级)

5
 
okhxyyo 发表于 2016-12-6 14:31
给你呼叫几个人,,我这边电脑上没安软件,没办法好好的操作给你看,囧。
@huaiqiao
@人民币的幻想
@ ...

女神,收到。。。。我这几天忙一点。周三以后,一大堆板子来袭。。。。。等我调试。。。。。

@675452482
说点自己的看法,原理图的编译,这个编译我记得是编译电气性能的东西,所以其他一些细节,需要楼主自己检查,不能不依赖软件,也不能太依赖软件。
还有对于引脚悬空,希望楼主对于这个NC的引脚有防止No ERC的这个符号的习惯,这样更加严谨一些。
另外,不知道楼主还碰到什么问题,,,,,如果具体说明,可以具体解答哈。
另外,希望有问题也一并图文并茂,这样有助于你尽快得到答复哈。
此帖出自PCB设计论坛

点评

我的问题主要还是要吧引脚悬空的情况给报出来,对于不用的NC,我可以放置NO ERC。 因为经常原理图改了之后,由于栅格问题,会无意间碰到线条,导致一些有用的引脚悬空了。  详情 回复 发表于 2016-12-6 16:51
 
 
 

回复

116

帖子

2

TA的资源

一粒金砂(中级)

6
 
huaiqiao 发表于 2016-12-6 15:25
女神,收到。。。。我这几天忙一点。周三以后,一大堆板子来袭。。。。。等我调试。。。。。

@6754524 ...

我的问题主要还是要吧引脚悬空的情况给报出来,对于不用的NC,我可以放置NO ERC。
因为经常原理图改了之后,由于栅格问题,会无意间碰到线条,导致一些有用的引脚悬空了。
此帖出自PCB设计论坛

点评

这个你可以将栅格修改到最小。你可以试试哦。  详情 回复 发表于 2016-12-6 17:12
 
 
 

回复

116

帖子

2

TA的资源

一粒金砂(中级)

7
 

貌似就是这个,我的是AD9,不知如何调出来这个界面
此帖出自PCB设计论坛
 
 
 

回复

4177

帖子

9

TA的资源

五彩晶圆(高级)

8
 
675452482 发表于 2016-12-6 16:51
我的问题主要还是要吧引脚悬空的情况给报出来,对于不用的NC,我可以放置NO ERC。
因为经常原理图改了之 ...

这个你可以将栅格修改到最小。你可以试试哦。
此帖出自PCB设计论坛
 
 
 

回复

2万

帖子

340

TA的资源

版主

9
 
本帖最后由 qwqwqw2088 于 2016-12-6 17:31 编辑

protel时代经常用ERC检查,
AD时代,原理图边画边检查,重点是生成PCB之前的编译,没有专门对ERC设置
一般开启在线电气检查On-Line DRC,电路图中,元件引脚上出现的红色波浪线,,原理图来说这就足够了
此帖出自PCB设计论坛
 
 
 

回复

831

帖子

5

TA的资源

一粒金砂(高级)

10
 
原理图不是一般都是编译吗?编译后是可以检查出来未连接的pin脚的
此帖出自PCB设计论坛

点评

我也是想让原理图报出悬空的脚,但是不知道如何修改设置  详情 回复 发表于 2016-12-7 11:11
 
 
 

回复

116

帖子

2

TA的资源

一粒金砂(中级)

11
 
残雪 发表于 2016-12-7 09:43
原理图不是一般都是编译吗?编译后是可以检查出来未连接的pin脚的

我也是想让原理图报出悬空的脚,但是不知道如何修改设置
此帖出自PCB设计论坛
 
 
 

回复

831

帖子

5

TA的资源

一粒金砂(高级)

12
 
在Project下,编译全部PCB Project不行?
此帖出自PCB设计论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表