大功率电路负载电流驱动中，为什么都是用NMOS并联，而不是PMOS呢？

振动试验仪器

大功率电路负载电流驱动中，为什么都是用NMOS并联，而不是PMOS呢？ [复制链接]

大功率电路负载电流驱动中，为什么都是用NMOS并联，而不是PMOS呢？

硬件那点事儿 • 来源：硬件那点事儿 • 作者：硬件那点事儿 • 2024-12-11 11:26 • 617次阅读

大功率电路负载电流驱动中，为什么都是用NMOS并联，而不是PMOS呢？-电子发烧友网
https://www.elecfans.com/d/6381604.html

Part 01

前言

我们都知道，MOSFET按工作模式可以分为PMOS（P沟道金属氧化物半导体）和NMOS（N沟道金属氧化物半导体）晶体管，这些晶体管由四个部分组成：源极 (S) 、漏极 (D) 、栅极 (G)和衬底（体），PMOS和NMOS 晶体管用作压控开关或放大，根据栅极电压控制源极和漏极之间的电流流动。主要区别在于负责电流流动的电荷载流子的类型：PMOS中的空穴（正电荷）和NMOS中的电子（负电荷） 。此外，两种类型的端子上施加的电压极性也不同。当栅极电压相对于源极低（或负）时，PMOS晶体管通常“导通”，而当栅极电压相对于源极高（或正）时，NMOS 晶体管“导通”。

但是如果我们留心观察一下平时的电路板，会发现NMOS的应用会更为广泛，PMOS应用的相对来说就比较少，特别是在大功率电流驱动中，清一色的都是一排排的NMOS并联，这是为什么呢？这对于硬件工程师的器件选型会带来什么影响呢？如何指导我们的电路设计呢？接下来我们就在多个维度对比一下NMOS和PMOS的区别。

 

Part 02

开关速度对比

NMOS多数载流子是电子，由于电子迁移率高于空穴迁移率，它们的开关速度比PMOS晶体管更快，这使得它们更适合高速开关应用。

Part 03

成本对比

PMOS晶圆的制造成本与NMOS晶圆几乎相同。但是，与NMOS相比，对于相同的导通电阻Rdson，PMOS需要更大的die，原因就是上面说的PMOS的空穴迁移率较低。因为所需的die更大，所以每个晶圆的生产出的die会更少，所以对于相同Rdson的PMOS的die成本会更高。所以对于相同Rdson的NMOS和PMOS而言，PMOS价格会更贵。 当然我们这里对比的只是单个器件的成本，在一些电路应用中如果对于Rdson的要求不高，并且使用NMOS需要升压驱动（比如使用charge pump）的话，此时可能整体成本用PMOS更有优势，所以还是要具体情况具体分析。

Part 04

导通电阻Rdson对比

NMOS的电子迁移率大约是PMOS的2-3倍，这就导致了在相同的几何尺寸和电压条件下，NMOS的导通电阻约为PMOS的1/2到1/3。所以你打开各家MOSFET厂家的官网选型会发现NMOS的导通电阻能做到非常低了，但是PMOS对应的导通电阻最低的型号与NMOS导通电阻最低的型号也是差距很大，大家可以看看下面某世界一流MOS厂家NMOS与PMOS的对比，一个0.29mΩ，一个是3mΩ，差距可谓非常大。

 

Part 05

对比汇总

所以经过以上对比，你就明白了为啥PMOS的出场率这么低了，特别是在大电流驱动中，清一色的都是一排排的NMOS并联，原因就是我们并联MOS就是为了获取更低的Rdson，降低发热，用PMOS的效果跟NMOS并联当然是没得比。

振动试验仪器

既然MOSFET栅-源阻抗非常大，为什么设计驱动MOS电路的栅极电流还要大？1200字说清楚

硬件那点事儿 • 来源：硬件那点事儿 • 作者：硬件那点事儿 • 2025-01-02 09:27 • 1119次阅读

 

Part 01

前言

三极管是流控型器件，通过电流控制三极管的工作区，而MOSFET与之相对是压控型器件，栅-源阻抗非常大，我们一般认为MOSFET栅-源工作电流可以忽略，那既然MOSFET是压控型器件，为什么设计MOFET驱动电路时，栅极驱动电流要大呢？ 要想回答上面的问题，就不得不聊聊MOSFET中的米勒平台电压，也就是Miller Plateau Voltage，它是指在MOSFET开关过程中，由于MOSFET寄生电容的米勒效应，MOSFET的栅极-源极电压 (VGS) 会保持在一个固定电压水平的现象。这一现象与MOSFET的寄生电容、以及驱动电路密切相关。

 

Part 02

米勒效应的基本原理

MOSFET的寄生电容包括栅极-漏极电容 (Cgd) 和栅极-源极电容 (Cgs)。虽然栅源电容很重要，但栅漏电容实际上更重要。并且更难以处理，因为它是一个随电压变化的非线性电容。其中，Cgd是导致米勒效应的主要因素。当MOSFET开关状态发生变化时，漏极电压 (VDV) 会发生大幅度的变化，Cgd的存在导致栅极需要提供更多的电荷或移除更多的电荷来应对这种变化。

 

1.开通过程:

t1:gs电容开始充电，gs电压开始抬升，电压达到Vth之前，没有电流流过D。栅极驱动电压 (VGS) 逐渐上升并达到阈值电压 (Vth) 。

t2:当栅极驱动电压 (VGS) 超过MOSFET的阈值电压 (Vth) 后，Cgs继续充电，Vgs继续抬升，Ids电流成比例增大，在此阶段由于Rds较大，所以虽然Cgd也能通过G->D->S进行充电，但是电流较小，可以忽略.

t3:之后drain电流达到Id，Vd电压不再和VDD保持一致，并开始下降，Id不再发生变化，此时Vg电压也不再变化，此时Ig电流基本都用于给Cdg充电。在此过程中，漏极电压 (VDV) 开始下降，导致Cgd两端的电压变化，从而引发米勒效应。由于栅极电流 (IG) 的一部分用于驱动Cgd，VGS会暂时停止增加，形成“米勒平台”。

t4:Vd电压降低为：Id*Rds(on)，MOS开始进入饱和区，此时Vd不再受传输特性限制（与Id有关），并开始自由增加。到达t4时间点，Vg电压达到gate电流源电压。在此阶段，Vgs正比于Q=I*t(I恒定，由恒流源提供)，t3之后的充电不是用于MOS开关的充电，简单来说就是过充，是由驱动电路导致的，这是由于Vgate的驱动电压一般会高于完成MOS由关到开的切换所需最小电压。

 

 

2.关断过程:

在关断时，漏极电压 (VDV) 开始从低电位上升到高电位，同样引发米勒效应。

栅极电压 (VGS) 在米勒平台电压附近保持稳定，直到漏极电压变化完成。

Part 03

总结

通过上面的分析，我们发现米勒平台的持续时间有很多影响，米勒平台形成的根本原因是MOSFET的寄生电容导致的，而电容的电荷Q=I*t，在Q一定的情况下，I越大，t就越小，这个I就是MOSFET的栅极驱动电流。 所以米勒平台的持续时间取决于栅极驱动电流和寄生电容的值。驱动电流越大，平台持续时间越短。所以我们可以通过选择合适的栅极驱动器，提供足够的电流以快速跨越米勒平台，米勒平台期间的开关损耗是总损耗的重要组成部分，特别是在高频开关应用中减少米勒平台持续时间，来减小MOSFET的开关损耗。这也是为什么MOSFET明明是压控型器件，倒是我们还是设计MOSFET驱动电路时还是要追求栅极驱动电路要大的原因。

并且米勒效应引起的漏极电压变化可能导致电磁干扰（EMI）问题。在设计中可以通过缓冲电路或栅极电阻优化开关波形，所以如果你发现你的MOSFET栅极波形有振荡，就需要考虑了。

majip

学习了，一直在找相关的资料，但说得不是很全面，现在有个很清晰的认知，谢谢楼主分享。

xbearc

学习了，一直在找相关的资料，但说得不是很全面，现在有个很清晰的认知，谢谢楼主分享。

振动试验仪器

MOS管的驱动电流是要大，目的是要加快导通的速度，二楼的分析里面说了就是驱动电流大，导通时间就是显著减小了。

我根据我所看到的振动台功放的驱动电路板来说，就是驱动电路是小功率的管子做驱动级，能提供较大的驱动电流，而实际运行时，MOS管的实际驱动电流应该是个极短时间的脉冲电流，因为在驱动电路有个0.2A的保险管，正常长时间运行0.2A的保险管是安然无恙的。而驱动管的电流是可以到20A以上。

但是功放出现故障了，0.2A的保险管烧断了，基本上就有管子烧坏了。