FPGA中例化ROM找不到端口的问题

sophia_123

FPGA中例化ROM找不到端口的问题 [复制链接]

在顶层文件中例化rom，代码如下：
Trom1 rom1H (
                                 .A(addrHH1),
                                 .SPO(loadH1),
                                 .D(),
                                 .DPRA(),
                                 .SPRA(),
                                 .CLK(),
                                 .WE(),
                                 .I_CE(),
                                 .QSPO_CE(),
                                 .QDPO_CE(),
                                 .QDPO_CLK(),
                                 .QSPO_RST(),
                                 .QDPO_RST(),
                                 .QSPO_SRST(),
                                 .QDPO_SRST(),
                                 .DPO(),
                                 .QSPO(),
                                 .QDPO()
                          );       

出现如图所示的错误



实在是找不出问题，请各位大神帮忙指导一下，跪谢！！！！

5525

楼主，你好，

不要捉急，这个不是什么大事，
你确定你把生成的文件加到工程里面了吗。

supertree

添加IP核后，先要找到其对于的verilog