1950

帖子

4

TA的资源

版主

21
 
Quartus的话,只要你要用的FPGA片子能放进去就行。
Modelsim只要能跑就行,版本会有点差异,但是正常我们都没有care这些事情。
此帖出自FPGA/CPLD论坛

点评

如果我要调用浮点乘法器的IP核,那我要怎么同步输入的数据和时钟啊??  详情 回复 发表于 2016-7-5 18:11
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 

回复

35

帖子

0

TA的资源

一粒金砂(中级)

22
 
5525 发表于 2016-7-3 17:25
Quartus的话,只要你要用的FPGA片子能放进去就行。
Modelsim只要能跑就行,版本会有点差异,但是正常我们 ...

如果我要调用浮点乘法器的IP核,那我要怎么同步输入的数据和时钟啊??
此帖出自FPGA/CPLD论坛
 
 

回复

1950

帖子

4

TA的资源

版主

23
 
本帖最后由 5525 于 2016-7-5 20:28 编辑

原来乘法器数据有偏差,原因是数据流是非同期

  乘法器clock用的是你生成的clock
  乘法器dataa和datab输入,是凑时间,凑出来的。

   wait for 20ns;
   dataa<="01000000000000000000000000000000"; --2
   datab<="01000010000000000000000000000000";--32

这样Modelsim 一看,两个时序上没有多大关联,当非同期处理了,
你的结果自然就不能保证

此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1950

帖子

4

TA的资源

版主

24
 
后来改了,乘法器数据对上了,原因是数据流是同期

  乘法器clock用的是你生成的clock
  乘法器dataa和datab输入,也是clock的事件来了才给数据的。

   wait until clock'event and clock = '1';
   dataa<="01000000000000000000000000000000"; --2
   datab<="01000010000000000000000000000000";--32

这样Modelsim 一看,乘法器输入和计算上是同期,你的结果自然就对上了

此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1950

帖子

4

TA的资源

版主

25
 
同期和非同期可以这样理解。

同期:
  你和你们学校隔壁班女生谈恋爱,
  约好在大爷打铃下课的时候交换小纸条,
  这样是同步,你们能继续,且交换信息效率高

非同期:
  你和其他学校女生谈恋爱,
  也约好在大爷打铃下课的时候交换小纸条,
  可是你们学校大爷打铃的时间,跟她们学校大爷打铃的时间有偏差
  你们这个小纸条 就老是没法交换成功。

此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1950

帖子

4

TA的资源

版主

26
 
非同期处理:
   有的时候非得和其他学校女童鞋交换小纸条,怎么办??
   
  效率不直接影响感情,
   大家约好我们还是等到放长假在联系吧,
   这样时间同步容易些,你们又可以交换小纸条了

此帖出自FPGA/CPLD论坛

点评

我要用两个乘法器去实现三次乘法,不知道怎么在程序里面控制同步输入数据  详情 回复 发表于 2016-7-7 17:14
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

35

帖子

0

TA的资源

一粒金砂(中级)

27
 
5525 发表于 2016-7-5 20:39
非同期处理:
   有的时候非得和其他学校女童鞋交换小纸条,怎么办??
   
   效率不直接影响感情,
  ...

我要用两个乘法器去实现三次乘法,不知道怎么在程序里面控制同步输入数据
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

28
 
楼主,你好:
你们把你想做的画个简单的时序图,或者是流程图,模块图都行
就这两句话,有点看不明白啊。
此帖出自FPGA/CPLD论坛

点评

[attachimg]248189[/attachimg]我不想在testbench里面用语句控制,而是想在程序里面控制乘法器的输入与时钟上升沿同步,要怎么实现?  详情 回复 发表于 2016-7-11 10:44
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

35

帖子

0

TA的资源

一粒金砂(中级)

29
 
5525 发表于 2016-7-7 20:34
楼主,你好:
你们把你想做的画个简单的时序图,或者是流程图,模块图都行
就这两句话,有点看不明白啊。

我不想在testbench里面用语句控制,而是想在程序里面控制乘法器的输入与时钟上升沿同步,要怎么实现?
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

30
 
画了个图,你是想计算 I * I * D,

在I_D_Gen里面生成你需要的 ID 数据即可
生成数据的时候用 “ wait until clock'event and clock = '1';”

另外只是为了延时需要的话,FIFO也是不需要的,DFF直接用即可

tb.png (12.6 KB, 下载次数: 0)

tb.png
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1

帖子

1

TA的资源

一粒金砂(初级)

31
 

你好,请问各位大神,我要实现的是(a*b)+(c*d),调用的IP内核,IP内核本身采用流水线计算,要实现整体流水线计算,在乘法器和加法器之间还用插入暂存寄存器吗?

此帖出自FPGA/CPLD论坛
 
 
 

回复

1

帖子

0

TA的资源

一粒金砂(初级)

32
 

这个很简单啊,书上一堆呢

此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表