求助：矩阵分解的问题

huangfujing

求助：矩阵分解的问题 [复制链接]

有大神用过FPGA做过矩阵分解嘛？交流下！！

5525

“矩阵分解”这个可以有好多种理解，能具体点吗。楼主你是搞毕业设计用，还是自己项目要用。

huangfujing

5525 发表于 2016-5-28 06:37
“矩阵分解”这个可以有好多种理解，能具体点吗。楼主你是搞毕业设计用，还是自己项目要用。

我做毕业设计，然后用到fpga去解方程组，我看一些论文都是用矩阵分解来做的

5525

只做仿真就的话，1. 公式自己能理解好，整理成数据流 和 计算模块
2. 先在TB：testbench, 里面直接吐出数据，测计算模块
3. 如果还有时间，再写个TB测，数据流

如果还有时间和条件的话，
就上FPGA，没有输入设备的话，数据可以直接做在RAM里面，后面接你的 数据流+计算模块

没有输出的话，直接用signaltap/chiscope工具在FPGA里面看。

看你时间吧，时间不够，只做个1，毕业设计混过去没问题。

huangfujing

5525 发表于 2016-5-29 16:08
只做仿真就的话，1. 公式自己能理解好，整理成数据流 和 计算模块
2. 先在TB：testbench, 里面直接吐出数 ...

做了计算模块，也用testBench仿真了，是正确的，但是感觉控制计算模块有问题啊，只计算第一次的仿真是正确的，但是后面的循环计算的仿真就出问题了，也不知道应该怎么去控制

5525

谢谢共享，
我们不熟悉你的实际情况，问些细节
1. “计算正确”，是和你的软件模型的结果对比的吗？
2. “第一次的仿真时正确的”，这个第一次是第一个时钟的计算，还是第一个一批数据的计算？

老实说，代码有RTL级别和行为级别，
刚开始开始做，时间又紧的话，些行为计代码就可以了，计算延时全部统一成1个时钟，
FIFO读也是一个钟，这样自己理起来比较顺。
（参考意见：时代在发展，语言在进步，以后FPGA不让你好用，就不是好FPGA，做什么比怎么做重要）

huangfujing

5525 发表于 2016-5-30 20:45
谢谢共享，
我们不熟悉你的实际情况，问些细节
1. “计算正确”，是和你的软件模型的结果对比的吗？
2.  ...

第一批数据结果正确，因为根据分解计算式，当前的结果和前几次的结果相关，我只有第一批的数据正确，然后开始循环计算就不正确了

5525

情况还不错吗。！要看看计算的数据又没溢出，计算模块的位够不够；第二批数据的时序最好再看一下。

huangfujing

5525 发表于 2016-5-31 19:30
情况还不错吗。！要看看计算的数据又没溢出，计算模块的位够不够；第二批数据的时序最好再看一下。

恩恩，谢谢大神指点

5525

请不要叫我大神，网友就行了吧。
你认真在做，大家就愿意帮忙。

huangfujing

5525 发表于 2016-5-31 21:11
请不要叫我大神，网友就行了吧。
你认真在做，大家就愿意帮忙。

5525

huangfujing, 你好，资料不全，我有几个小疑问。
1. 电子版的图上，选择器只有输入，输出，没有选择控制信号
2. 电子版的图上的RAM和FIFO看不出区别，只能看出共通的缓冲和延时功能
3. 电子版的的PEL和手绘的PEL，输入信号不一致

4. 你的具体情况我还不熟悉，就目前信息猜测，全是pipeline，计算流。
  最好在数据上加个输入数据有效位，数据跟控制一起走。
  至于什么时候，计算什么，取位啦，填充特殊值啦，这个要你自己根据需要看。