altera iv无法成功配置，求高手指点

czd2015

altera iv无法成功配置，求高手指点 [复制链接]

我使用的altera iv E系列FPGA，在低温环境下无法成功配置，加电以后DCLK管脚无时钟输出，测量各电压没发现什么问题，FPGA换过了也没效果，请教各位高手，给分析一下可能有哪些原因。

白丁

室温环境下能够正常工作吗？

czd2015

白丁 发表于 2016-5-22 20:11
室温环境下能够正常工作吗？

可以的，-30度以上都是可以工作的，再低就不行了，工业级器件

白丁

czd2015 发表于 2016-5-22 20:16
可以的，-30度以上都是可以工作的，再低就不行了，工业级器件

所有器件、PCB都是工业级？

czd2015

白丁 发表于 2016-5-22 20:26
所有器件、PCB都是工业级？

不是的，大部分是军品，进口器件比如配置芯片和0.9V的电源芯片是工业级

5525

楼主，老实说，这个事情急不来。

altera 和 其他 工业级片子都说 [-40度，100度]，
要是动真格的到了下低温下线和高温上线，问题会多多

按部就班吧
1.不要指望-40度啦，先来个-35度吧，（那恒温槽还不知有没定期调整了）
2.看看电源系统
3,复位
4,时钟
一个一个来吧。

还要多弄几块板子试试，-40度, 是FPGA的下限同时，也是其他IC的下限。

搞定这事情，准备一个月不能说多。

czd2015

5525 发表于 2016-5-22 20:43
楼主，老实说，这个事情急不来。

altera 和 其他 工业级片子都说 [-40度，100度]，
要是动真格的到了下 ...

首先非常感谢你的分析和白丁的提问，电源系统所有的电我都量过了，与常温没有发现明显区别，也看不到有什么波动；复位，FPGA的复位我认为是已经完成了的，因为故障发生的时候 nSTATUS已经被拉高了（能明显的看到一个不太陡峭的上升沿），nCONFIG 仍然是低；时钟，我采用的配置时钟是默认的内部时钟，DCLK直接就无输出，没办法进行问题定位啊，这个问题我已经折腾好久了，我之前最直接的认为是电源问题或器件质量问题，但是我换过来好些器件，包括不同批次的器件也试着换过，问题依然存在

5525

altera官网的说法
https://www.altera.co.jp/ja_JP/p ... g/cfg_ch11_vol2.pdf  

If you notice no DCLK or DATA output from the configuration device, it is possible
the configuration device is in a slave mode or idle state. When using a
configuration device, the FPGA’s VCCINT supply must be powered up before the
configuration device exits POR. If the configuration device exits POR before the
FPGA is powered up, the configuration device will enter slave mode (EPC2/EPC1
device) or will enter an idle state (enhanced configuration device).

白丁

czd2015 发表于 2016-5-22 20:30
不是的，大部分是军品，进口器件比如配置芯片和0.9V的电源芯片是工业级

晶振呢？看看低温下晶振正常吗？

czd2015

5525 发表于 2016-5-22 21:19
altera官网的说法
https://www.altera.co.jp/ja_JP/pdfs/literature/hb/cfg/cfg_ch11_vol2.pdf  

If yo ...

这个也测试过的，加电延迟200ms，PORSEL置低

czd2015

白丁 发表于 2016-5-22 21:19
晶振呢？看看低温下晶振正常吗？

晶振没问题啊，但是这个有什么联系吗？

5525

下面的链接 第二页，有个 cfg 的时序，你看有用没
http://www.cqpub.co.jp/dwm/contents/0131/dwm013100800.pdf
按第二页的，时序图上来说，你到哪里了？

czd2015

5525 发表于 2016-5-22 21:31
下面的链接 第二页，有个 cfg 的时序，你看有用没
http://www.cqpub.co.jp/dwm/contents/0131/dwm01310080 ...

日文的啊！图中的时序好像跟我知道的不太一样，我用的AS模式的

5525

“ nSTATUS已经被拉高了（能明显的看到一个不太陡峭的上升沿）”
还有个edge能抓到，按这个为出发，
把VINT,POR, nCONFIG, nSTATUS, DCLK，在抓看看了

你看我们都是动嘴的。。

5525

楼主能把你的时序图贴上吗，
要是有时间附上，相关的内容，就是确认到哪里了，等等。
说不定，在你整理的时候就有发现奥

czd2015

5525 发表于 2016-5-22 21:44
“ nSTATUS已经被拉高了（能明显的看到一个不太陡峭的上升沿）”
还有个edge能抓到，按这个为出发，
把VI ...

动嘴就帮了我很大忙了，提供思路嘛，非常感谢！！
POR我好像没注意，好像看不到啊，PORSEL我倒是试过，置高和置低都试过
nCONFIG低温故障时恒低，常温先低后高
DCLK低温故障时就一条直线，貌似有个高电平（这个凭印象，当时没太在意就没记）

5525

开玩笑啦，不能动手测，动手查还是有的。
你的一模一样的问题，我在实际中没碰到过，也给不了有用的答复。
就在下载，
目前在下面乱翻：
http://www.alteraforum.com/forum/forum.php

czd2015

5525 发表于 2016-5-22 21:55
开玩笑啦，不能动手测，动手查还是有的。
你的一模一样的问题，我在实际中没碰到过，也给不了有 ...

好吧，我之前在一个论坛（好像叫水木论坛吧）上看到过相同的问题，但是没人解答，谢谢！我找找

loushaofeng

你的芯片会不会有问题，因为市面上altera的许多配置芯片是假的！可以给FPGA和配置芯片分别在低温加热，看看那个芯片有问题！

loushaofeng

有可能芯片是假的，比如说的商业级的，在低温分别给配置芯片和FPGA加热，看看那个有问题！