IP核设计的时钟占空比输出为啥不是1:1？

hms2006

IP核设计的时钟占空比输出为啥不是1:1？ [复制链接]

利用IP核设计的时钟占空比1:1，为什么程序下到实验板后从SignalTap II中看波形不是1:1，倒像是2:1.
有没有人碰到和我一样的情况，是本来就没错，还是哪里出了问题？

小梅哥

你的采样时钟频率多少？被采样的信号频率多少？

ou513

SignalTap II里面看波形是不准的，最好是输出到PIN脚，用示波器看。因为SignalTap II是通过USB-Blaster返回的信号，是没法每个波形都采到的返回的。

wugz89

根据采样定理，采样时钟频率至少是被采样时钟频率的2倍

5525

SignalTap用的是FPGA内部用时钟抓数据，数据正常指时钟以外的信号，
用时钟看时钟正常不大推荐用，
如果非要用A时钟来看B时钟，偏差也可以理解。

hms2006

5525 发表于 2016-5-4 07:41
SignalTap用的是FPGA内部用时钟抓数据，数据正常指时钟以外的信号，
用时钟看时钟正常不大推荐用，
如果 ...

谢谢！另外再问您个问题，SignalTap抓的信号是不是都要给它分配管脚，我自己的感觉和经验是这样的，就是你要通过SignalTap来观察中间某个信号，那还是要把它附到某个管脚上，然后SignalTap才能捕捉到该信号，应该是这样的吧？

5525

管脚正常指 IC的pin, Signal Tap看的是内部信号。
下面有个signal tap的手册，主要看图。
https://www.altima.jp/members/ja ... signaltapii_v90.pdf

hms2006

5525 发表于 2016-5-11 11:47
管脚正常指 IC的pin, Signal Tap看的是内部信号。
下面有个signal tap的手册，主要看图。
https://www.al ...

谢谢，怎么是日本语言版本的！

5525

这是一家altera 日本代理店，没找到英文的，
单看图的话还凑合吧