数据在FIFO USB buffer on FPGA module 上面堆积该怎么办？

okhxyyo

数据在FIFO USB buffer on FPGA module 上面堆积该怎么办？ [复制链接]

代人发个问题，坛友们有没有遇到过数据在FIFO USB buffer on FPGA module 上面堆积的情况， 遇到这种情况该怎么整呀呀呀~~
补充说明：就是如果我把数据的采集、处理、显示放在一个线程里面做，会出现FIFO堵塞而读取数据来不及的情况

求有了解的帮帮忙

ou513

太深奥，不懂帮顶

chenzhufly

问题描述的太简单

仙猫

笼统无下限。

okhxyyo

chenzhufly 发表于 2016-3-25 11:47
问题描述的太简单

就是如果我把数据的采集、处理、显示放在一个线程里面做，会出现FIFO堵塞而读取数据来不及的情况

okhxyyo

仙猫 发表于 2016-3-25 12:04
笼统无下限。

就是如果我把数据的采集、处理、显示放在一个线程里面做，会出现FIFO堵塞而读取数据来不及的情况

chenzhufly

不是FPGA吗

okhxyyo

chenzhufly 发表于 2016-3-25 12:30
不是FPGA吗

是呀

仙猫

这牵涉到系统设计了，须深入到具体的硬软件，无法泛泛而谈。
既然FIFO来不及读取，那就查看是谁在做、怎么做的读取，给读取预留的时间够不够，等等。

5525

楼主是做ＵＳＢ　ＤＥＶＩＣＥ设备，或是上位驱动，软件的吗。
采集、处理、显示可不可以一起做，怎么做，
要看你的应用需要什么样的带宽，延时要求，要整理技术。
是个系统的活。
前期系统理论计算ｏｋ，划分的好，项目收缩就有希望。