4786|4

269

帖子

4

TA的资源

一粒金砂(中级)

楼主
 

FIR滤波器设置问题 [复制链接]

小弟日前在学习FPGA的FIR滤波器上遇到了问题,我设置的是12位宽的低通滤波器,参数如下

但是在第二步选择了输出仿真模型后,产生IP核时会遇到如下错误

如果我不选择输出仿真模型,生成时一切正常,但在编译时会产生以下错误

顶层文件我只例化了这个FIR核,没有做任何处理。不知道这些错误是我的IP核没破解成功还是什么,求教大家指点迷津
此帖出自FPGA/CPLD论坛

最新回复

解决了就好  详情 回复 发表于 2016-3-24 10:10
点赞 关注
 

回复
举报

5979

帖子

8

TA的资源

版主

沙发
 
你先不要设置参数,一路next看看可能正确生成
我用quartus 14.0 试了一下,没有问题
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 

回复

5979

帖子

8

TA的资源

版主

板凳
 

此帖出自FPGA/CPLD论坛

点评

柱哥好,那天晚上我自己解决了这个问题后,还特意来发帖回复了,但是好像没发出来。 这个问题最后是发现,在11.0的版本下破解的,就会出现这个问题,后来我换13.1就好了。真是错误莫名其妙啊。  详情 回复 发表于 2016-3-24 08:18
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 
 

回复

269

帖子

4

TA的资源

一粒金砂(中级)

4
 

柱哥好,那天晚上我自己解决了这个问题后,还特意来发帖回复了,但是好像没发出来。
这个问题最后是发现,在11.0的版本下破解的,就会出现这个问题,后来我换13.1就好了。真是错误莫名其妙啊。
此帖出自FPGA/CPLD论坛
 
 
 

回复

5979

帖子

8

TA的资源

版主

5
 
解决了就好
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表