SPI协议的一点问题

Craig_Shaw

SPI协议的一点问题 [复制链接]

在学习SPI的时候遇到了少许疑问，望各位大神能够指点一下。如下：
在使用SPI串行通信的时候，当主端SPI拉低了ss片选信号线，并且在时钟也产生的情况下，此时如果没有及时向SPI的数据移位寄存器中写入数据，那数据线MOSI上的电平会根据时钟的顺序被SPI从机作为数据接收么？
如果是的，那么在双方交互玩数据后如果没有及时将偏选信号线来高，那么线上数据也可能被误读或误写么？
谢谢！

lonerzf

如果是用SPI模块的话，常见应该是将数据写入寄存器（或FIFO）后片选CS自动拉低，模块开始数据传输。当寄存器（或FIFO）中数据全部发送完毕后，片选CS自动拉高。
如果楼主CS先拉低，但没给数据，有可能不会工作，也有可能发送的是上一次数据，具体看SPI模块的设计。

huo_hu

spi协议里SS线用来确定主机身份,而不是什么片选信号,它用在多主机的情况下,如果是单主机则不存在主机身份切换的问题,这个时候SS可以当片选用.spi的基本原则之一是主机控制clk,所以身份确定后数据传输就不会有问题了.
多主环境里一个设备能否获得主机身份是看它能否拉低SS线来定的,所有设备SS线应当开漏输出,如果SS已经为低电平表示总线上已经有主机了不能获得主机身份,所有设备都遵从这个原则才可以实现多主机通信.
楼主要做多主机的spi通信吗?

huo_hu

clk时钟已经产生,从机能否收到数据就因不同的spi设备来决定了,关闭无数据的clk时钟可以节省能量,持续产生clk可以减少响应时间,有些spi模块可以检测MOSI数据线的边沿跳变作为数据的起始条件,所以你的问题得视情况而定了.

Craig_Shaw

lonerzf 发表于 2015-8-23 10:28
如果是用SPI模块的话，常见应该是将数据写入寄存器（或FIFO）后片选CS自动拉低，模块开始数据传输。当寄存 ...

谢谢你的回复。
如果CS信号线被SPI模块自动管理，自然是最好不过了，这个时候也不用操心时序的问题。
但是在很多情况下，使用单片机来进行SPI通信，CS信号线由程序软件来控制，即像控制普通的IO电平一样来给出CS信号，这个时候时序就会比较蛋疼了。

Craig_Shaw

huo_hu 发表于 2015-8-23 13:40
clk时钟已经产生,从机能否收到数据就因不同的spi设备来决定了,关闭无数据的clk时钟可以节省能量,持续产生cl ...

我现在是一对一的单片机SPI主从通信，没有做多机通信。
我在资料里面看到的情况是，当通信开始时，主机的CS线应该主动拉低标示通信数据传输的开始，在数据传输结束之后主动拉高来标示数据传输的结束。所给的程序例程（主机端输出数据），如下：
/*
SPI_FLASH_CS = 0;                                    
SPI_I2S_SendData(SPI1, TxData);         
SPI_FLASH_CS = 1;
*/
所以我比较疑惑的是，如果在这段时间时序如果不对，会不会导致另一个单片机（SPI从机）数据读取错误呢？
谢谢。